三维相变存储器存储单元的制备方法
【技术领域】
[0001]本发明涉及半导体制备领域，尤其涉及一种三维相变存储器存储单元的制备方法。
【背景技术】
[0002]NAND型闪存已经成为目前主流的非易失存储技术，广泛应用于数据中心、个人电脑、手机、智能终端、消费电子等各个领域，而且仍然呈现需求不断增长的局面。NAND型闪存的制造工艺也应经发展到了 16nm，从二维的制造工艺向三维的制造工艺转化。三星公司已经宣布了 128Gb 24个单元堆叠的三维NAND芯片的商业化生产。但NAND闪存随着工艺节点的不断演进，密度的不断提高，单个比特的存储成本在不断降低。但是随着存储密度的不断提高NAND闪存单元的存储性能越来越差，例如数据保持力，疲劳等。此外NAND型闪存的工作原理决定了在其存储的数据进行擦除时需要ms量级的时间，不能满足高性能存储系统的需求。
[0003]相变存储器是一种新兴的非易失性存储器技术，它是通过电脉冲使相变材料在有序的晶态(电阻低)和无序的非晶态(电阻高)进行快速的转化从而实现数据的存储。相变存储器具有非易失性，速度快，更容易缩小到较小尺寸，可靠性高等特点，很可能是闪存技术的替代者。但目前已经商用的相变存储器技术是基于二维(2D)工艺的技术，主要用于替代N0R型闪存。虽然器件性能较闪存有很大提升，但是芯片成本与NAND型闪存，特别是三维(3D)NAND闪存存在较大差距。
【发明内容】
[0004]针对现有技术中相变存储器所存在的问题，本发明提供了三维相变存储器存储单元的制备方法，使得相变材料损伤小，成本降低。
[0005]本发明采用如下技术方案:
[0006]—种三维相变存储器存储单元的制备方法，所述方法包括:
[0007]提供一衬底，于所述衬底上制备贯穿第一绝缘层的若干金属字线，并继续在所述金属字线之上制备辅助层；
[0008]于所述辅助层之上沉积多晶硅层，并对所述多晶硅层进行第一类型离子注入后，去除部分所述多晶硅层至所述第一绝缘层的上表面，并保留位于所述金属子线之上的所述多晶硅层和所述辅助层，形成多个存储单元；
[0009]制备第二绝缘层覆盖第一绝缘层暴露的表面，并将保留的所述多晶硅层的上表面予以暴露；
[0010]对保留的多晶硅层进行第二类型离子注入，以在该保留的多晶硅层中形成选通二极管的PN结；
[0011 ] 其中，重复上述工艺以制备可堆叠的选通二极管。
[0012]优选的，所述方法中，沉积所述第二绝缘层后进行化学机械抛光平坦化工艺，以使所述多晶娃层曝露。
[0013]优选的，所述方法还包括:
[0014]对所述选通二极管制备接触孔，以将所述多个存储单元引出。
[0015]优选的，所述方法还包括:
[0016]沉积一第三绝缘层覆盖所述多晶硅层，对所述第三绝缘层进行光刻、刻蚀，在两根相邻的沿阵列字线之间形成凹槽；其中
[0017]所述形成凹槽底部的刻蚀停止于所述多晶硅层，所述凹槽的左右两侧以所述选通二极管的中心线为界。
[0018]优选的，所述方法还包括:
[0019]沉积一第三绝缘层覆盖所述多晶硅层，对所述第三绝缘层进行光刻、刻蚀，在两根相邻的沿阵列字线之间形成凹槽；其中
[0020]所述形成凹槽底部的刻蚀停止于所述接触孔，所述凹槽的左右两侧以所述选通二极管的中心线为界。
[0021 ] 优选的，所述方法还包括:
[0022]于所述第三绝缘层上沉积电极层材料，并将两根相邻的沿阵列字线之间的所述电极层材料断开。
[0023]优选的，所述方法中，采用光刻和刻蚀的方法将两根相邻的沿阵列字线之间的电极层材料刻断。
[0024]优选的，所述方法还包括:
[0025]在两根相邻的沿阵列字线之间填充绝缘材料，并将残留的水平方向上的所述电极层材料去除。
[0026]优选的，所述方法还包括:
[0027]于所述第三绝缘层上沉积相变材料层，并对所述相变材料层进行光刻、刻蚀以形成沿阵列位线方向的相变材料图形。
[0028]优选的，所述方法还包括:
[0029]制备所述相变材料层的包覆层，并对所述包覆层进行平坦化工艺后制备接触电极，以实现所述接触电极与所述相变材料层的电性连接。
[0030]优选的，所述方法还包括:
[0031]再次沉积金属层，以实现重复制备可堆叠的三维相变存储器存储单元。
[0032]本发明的有益效果是:
[0033]本发明中的三维相变存储器存储单元的结构及其制备方法，包括采用金属诱导晶化的方法制备多晶硅选通二极管，相变存储单元加热电极采用对称L型刀片结构，相变材料采用平面长条形。此结构可以实现相变存储阵列的3D堆叠，L型刀片电极可减小相变存储单元的操作电流。制备工艺具有温度低，具有对相变材料损伤小，成本低的特点。
【附图说明】
[0034]图la-图16a为本发明三维相变存储器存储单元沿阵列字线方向的截面图；
[0035]图lb-图16b为本发明三维相变存储器存储单元沿阵列位线方向的截面图。
【具体实施方式】
[0036]需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
[0037]下面结合附图对本发明的【具体实施方式】作进一步的说明:
[0038]为了使相变存储技术在成本上更具有优势，进一步提升存储密度，Intel和Micron联合开发了基于0TS选通管的3D堆叠相变存储技术。Hynix在金属层之上制备多晶硅二极管作为选通器件以实现相变存储单元的堆叠。如何制备可堆叠的选通器件是3D相变存储技术的关键。0TS是一种新的合金材料，如何低成本的实现与CMOS工艺的集成是一个难题，此外在先进CMOS工艺制程40nm/28nm/14nm，中更加难以实现集成。
[0039]图la-图16a是沿阵列字线(WL)方向的截面图，图lb-图16b是阵列位线(BL)方向的截面图。本实施例中省略了很多标准CMOS工艺的步骤，主要强调如何在CMOS逻辑工艺中制备三维相变存储器存储单元。其中1是起始硅晶圆，其包括已经制备好的CMOS电路区域，双极型晶体管电路区域，二极管电路区域等。2是绝缘层，3是字线金属层，4是结晶生长辅助层，5是多晶硅层，5 '是第一种离子注入后的多晶硅层，5 "是第二种离子注入后的多晶娃层，6是绝缘层，7是接触孔层，8是绝缘层，9是电极层，10是相变材料层，11是相变材料包覆层，12是上电极层，3 '是第二层字线金属层。
[0040]本实施例提出了一种三维相变存储器存储单元的结构及其制备方法【具体实施方式】包括以下步骤。
[0041]步骤一:选用已经制备好CMOS电路区域，双极型晶体管电路区域，二极管电路区域等功能区域的单晶硅晶圆作为起始衬底1，可以只包括器件层，没有互联层，也可以包括部分互联层。在起始衬底1上制备金属字线3，如图la-lb所示，字线之间的隔离采用材料2，可以是氧化物、氮化物或二者的结合。即在衬底1之上沉积一层隔离材料并覆盖该衬底1，之后去除部分隔离材料2，形成凹槽，再在这些凹槽上制备金属字线3，金属字线3材料为金属材料，优选招，厚度在5nm?500nm。此金属层也可用于外围CMOS电路的互连。
[0042]步骤二:在步骤一制备好的材料结构基础上，沉积一层结晶生长辅助层材料4，如图2a-2b所示，沉积方法可以是物理沉积(PVD)，化学气相沉积(CVD或PECVD)，原子层沉积(ALD)等，材料4优选采用氮化娃(SiNx)，厚度在5nm?100nm。
[0043]步骤三:沉积完结晶生长辅助层材料4之后再沉积一层多晶硅层5，厚度在20nm ?500nm，如图 3a_3b 所不。