一种半导体器件及其制作方法和电子装置的制造方法
【技术领域】
[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子 装置。
【背景技术】
[0002] 随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路 器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半 导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半 导体器件的制备受到各种物理极限的限制。
[0003]目前多晶硅栅极结构之间层间介电层的制作方法，包括以下步骤：首先，如图1A 所示，提供半导体衬底1〇〇,在所述半导体衬底1〇〇上形成有栅极结构101，在半导体衬底 100和栅极结构101上沉积形成氮化硅刻蚀停止层102,在氮化硅刻蚀停止层102上沉积氧 化物层间介电层103;如图1B所示，执行第一化学机械研磨，停止于氮化硅刻蚀停止层102 上，以平坦化氧化物层间介电层103;如图1C所示，执行第二化学机械研磨，以去除栅极结 构101顶面上的氮化硅层。然而，当半导体器件尺寸降到28nm或以下时，在执行上述两步 化学机械研磨时，会出现氮化硅残留、层间介电层表面碟形凹陷和均匀性差的问题。
[0004] 因此，有必要提出一种新的半导体器件的制作方法，以解决现有技术的不足。
【发明内容】
[0005] 针对现有技术的不足，本发明实施例一提供一种半导体器件的制作方法，包括：
[0006] 提供半导体衬底，所述半导体衬底包括图案密集区和图案稀疏区；
[0007] 在所述图案稀疏区形成有第一栅极结构，在所述图案密集区形成有第二栅极结 构；
[0008] 在所述第一栅极结构和所述第二栅极结构上形成刻蚀停止层；
[0009] 在所述刻蚀停止层和所述半导体衬底上形成层间介电层；
[0010] 执行第一化学机械研磨，停止于所述第一栅极结构上方的刻蚀停止层表面上；
[0011] 执行第二化学机械研磨，停止于所述第二栅极结构上方的刻蚀停止层表面上；
[0012] 执行第三化学机械研磨，以完全去除所述刻蚀停止层。
[0013] 进一步，所述刻蚀停止层为氮化硅层，所述层间介电层为氧化物层。
[0014] 进一步，所述第一栅极结构和所述第二栅极结构的材料为多晶硅。
[0015] 进一步，采用具有所述层间介电层材料对所述刻蚀停止层材料的高选择比的研磨 液执行所述第一化学机械研磨。
[0016] 进一步，所述高选择比大于等于50:1。
[0017] 进一步，采用具有所述层间介电层材料对所述刻蚀停止层材料相同或相近的选择 比的研磨液执行所述第二化学机械研磨。
[0018] 进一步，所述相同或相近的选择比为0. 9:1~1. 2:1。
[0019] 进一步，使用对所述刻蚀停止层材料具有高选择比的研磨液进行所述第三化学机 械研磨。
[0020] 进一步，在进行所述第三化学机械研磨时，刻蚀停止层/层间介电层的选择比为 1. 8:1~2. 5:1，刻蚀停止层/第一栅极结构和第二栅极结构的选择比大于等于5:1。
[0021] 进一步，通过终点检测装置，当所述第二栅极结构的厚度到达目标值时，停止所述 第三化学机械研磨。
[0022] 进一步，所述终点监测装置为光学终点检测或电机电流终点检测。
[0023] 进一步，所述第一栅极结构在平面内的宽度大于所述第二栅极结构在平面内的宽 度。
[0024] 进一步，所述第一栅极结构上形成的刻蚀停止层的厚度大于在所述第二栅极结构 上形成的刻蚀停止层的厚度。
[0025] 本发明实施例二提供一种采用上述实施例一中的方法制作的半导体器件。
[0026] 本发明实施例三提供一种电子装置，包括上述的半导体器件。
[0027] 综上所述，根据本发明的方法，可有效避免在特殊图案区栅极结构上氮化硅的残 留，同时研磨后层间介电层的表面平坦均匀性好，避免了碟形凹陷问题的出现，进而提高了 器件的性能和良率。
【附图说明】
[0028] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发 明的实施例及其描述，用来解释本发明的原理。
[0029] 附图中：
[0030] 图1A-1C为现有技术的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0031] 图2A-2C为现有技术的层间介电层制作方法依次实施所获得器件的示意性剖面 图；
[0032] 图3为现有技术中STI造成氮化硅残留时器件的示意性剖面图；
[0033] 图4A-4D为根据本发明实施例的方法依次实施所获得器件的示意性剖面图；
[0034] 图5为根据本发明实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0035] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然 而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以 实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进 行描述。
[0036] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的 实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给 本领域技术人员。
[0037] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使 用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚指出 另外的方式。还应明白术语"组成"和/或"包括"，当在该说明书中使用时，确定所述特征、 整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操 作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任 何及所有组合。
[0038] 为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明的技 术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有 其他实施方式。
[0039] 下面，参考图2A-2C和图3,对目前层间介电层制作过程中存在的问题进行详细说 明。
[0040] 在层间介电层的制作过程中容易出现以下两个问题：
[0041] 1)半导体衬底包括图案密集区和图案稀疏区。相应的在所述图案密集区形成的 栅极结构密集，而在图案稀疏区形成的栅极结构稀疏。在严重的负载作用下，导致氮化硅层 的厚度在不同的图案区厚度的变化很大，例如，如图2A所示，提供半导体衬底200,所述半 导体包括图案稀疏区A，间距较大的图案密集区B和间距较小的图案密集区C。分别在A、B 和C形成有栅极结构201，在栅极结构201上形成氮化硅层202,在半导体衬底200和氮化 硅层202上形成层间介电层203,其中层间介电层203的顶面凹凸不平，且高于氮化硅层顶 面。如图2B所示，进行第一化学机械研磨，以去除栅极结构201上方的层间介电层，在一个 示例中，第一化学机械研磨后，在稀疏区A栅极结构上方氮化硅层202的厚度约500Λ，在 间距较大的密集区Β的栅极结构上方氮化硅层202厚度约为200人，在间距较小的密集区C