半导体装置的制造方法
【专利说明】
[00011 本申请是申请日为2009年10月26日、申请号为200910207327.5、发明名称为"半导 体装置的制造方法"发明专利申请的分案申请。
技术领域
[0002] 本发明涉及一种使用氧化物半导体的半导体装置及其制造方法。
【背景技术】
[0003] 以液晶显示装置为代表的形成在玻璃衬底等的平板上的薄膜晶体管使用非晶硅、 多晶硅制造。使用非晶硅的薄膜晶体管具有如下特性:虽然其场效应迀移率低，但是可以对 应于玻璃衬底的大面积化。另一方面，使用结晶硅的薄膜晶体管具有如下特性:虽然其场效 应迀移率高，但是需要进行激光退火等的晶化工序，因此其不一定适合于玻璃衬底的大面 积化。
[0004] 另一方面，使用氧化物半导体制造薄膜晶体管，并将其应用于电子装置和光装置 的技术受到注目。例如，专利文献1及专利文献2公开作为氧化物半导体膜使用氧化锌、In-Ga-Ζη-Ο类氧化物半导体来制造薄膜晶体管，并将其用于图像显示装置的开关元件等的技 术。
[0005] [专利文献1]日本专利申请公开2007-123861号公报
[0006] [专利文献2]日本专利申请公开2007-96055号公报
[0007] 在氧化物半导体中设置有沟道形成区的薄膜晶体管可以实现比使用非晶硅的薄 膜晶体管更高的场效应迀移率。作为氧化物半导体膜，可以利用溅射法等在300°C以下的温 度下形成，使用氧化物半导体的薄膜晶体管比使用多晶硅的薄膜晶体管的制造工序简单。
[0008] 使用上述氧化物半导体在玻璃衬底、塑料衬底等上形成薄膜晶体管，并可以期待 将其应用于液晶显示器、电致发光显示器或电子纸等。
[0009] 另外，当制造薄膜晶体管时，采用使用多个曝光掩模(也称作光掩模），并且通过光 刻工序形成叠层结构的方法。但是，光刻工序是包括多个工序的工序，其是对制造成本、成 品率及生产率等形成较大影响的主要原因之一。其中，设计或制造成本高的曝光掩模数的 缩减是重要课题。
【发明内容】
[0010] 鉴于上述问题，本发明的目的之一在于通过缩减曝光掩模数而将光刻工序简化来 以低成本且高生产率地制造半导体装置。
[0011] 在反交错型薄膜晶体管的半导体装置的制造方法中，使用掩模层进行蚀刻工序， 该掩模层由用作透过的光变成多个强度的曝光掩模的多级灰度掩模形成。
[0012] 使用多级灰度掩模形成的掩模层成为具有多个膜厚的形状，并且通过进行蚀刻可 以进一步改变其形状，所以可以用于加工为不同的图案的多个蚀刻工序。因此，使用一个多 级灰度掩模可以形成对应于至少两种以上的不同的图案的掩模层。由此，可以缩减曝光掩 模数且可以缩减对应的光刻工序，所以可以实现制造工序的简化。
[0013]在反交错型薄膜晶体管的制造工序中，进行将半导体膜以及导电膜加工为岛状的 蚀刻工序(第一蚀刻工序），以及将导电膜和半导体膜蚀刻加工成源电极层、漏电极层以及 具有凹部的半导体层的蚀刻工序(第二蚀刻工序）。该第一蚀刻工序利用使用蚀刻液的湿蚀 刻而进行，第二蚀刻工序利用使用蚀刻气体的干蚀刻而进行。
[0014] 作为蚀刻液，可以使用磷酸和醋酸以及硝酸的混合溶液、或过氧化氢氨水。
[0015]作为蚀刻气体，优选采用含有氯的气体(氯类气体，例如Cl2、BCl3、SiCl4等）。还可 以采用对上述气体中加入了氧或稀有气体(例如Ar等)的蚀刻气体。
[0016]作为本说明书中所使用的氧化物半导体，开$成由InM〇3(ZnO)m(m>0)表示的薄膜， 来制造将该薄膜作为半导体层的薄膜晶体管。另外，作为M，其表示选自镓(Ga)、铁(Fe)、镍 (Ni)、锰(Μη)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，除了为Ga的情况 外，还有Ga和Ni或Ga和Fe等，包含Ga以外的上述元素的情况。另外，在上述氧化物半导体中， 除了包含作为Μ的金属元素之外，作为杂质元素有时包含Fe、Ni以及其他过渡金属或该过渡 金属的氧化物。在本说明书中也将该薄膜称为In-Ga-Ζη-Ο类非单晶膜。
[0017]作为In-Ga-Ζη-Ο类非单晶膜的结晶结构，由于在利用溅射法进行成膜后，以200°C 至500°C，典型的是300°C至400°C进行10分至100分的加热处理，在XRD(X线分析）的分析中 观察为非晶结构。另外，当薄膜晶体管的电特性在栅极电压为±20V时，可以制造导通截止 比为1〇9以上，迀移率为10以上的In-Ga-Ζη-Ο类非单晶膜。
[0018]作为本说明书所公开的发明的结构的一个方式的半导体装置的制造方法，包括如 下步骤:在具有绝缘表面的衬底上形成栅电极层;在栅电极层上层叠栅极绝缘层、氧化物半 导体膜以及导电膜;在栅极绝缘层、氧化物半导体膜以及导电膜上形成第一掩模层;使用第 一掩模层在第一蚀刻工序中对氧化物半导体膜以及导电膜进行蚀刻，以形成氧化物半导体 层以及导电层;对第一掩模层进行灰化形成第二掩模层；以及，使用第二掩模层在第二蚀刻 工序中对氧化物半导体层以及导电层进行蚀刻，以形成具有凹部的氧化物半导体层、源电 极层以及漏电极层，其中，第一掩模层使用透过的光成为多个强度的曝光掩模形成，并且， 在第一蚀刻工序中使用利用蚀刻液的湿蚀刻，在第二蚀刻工序中使用利用蚀刻气体的干蚀 亥IJ，并且，在具有凹部的氧化物半导体层中，包含其厚度薄于与源电极层或漏电极层重叠的 区域的厚度的区域。
[0019]作为本说明书所公开的发明的结构的另一方式的半导体装置的制造方法，包括如 下步骤:在具有绝缘表面的衬底上形成栅电极层;在栅电极层上层叠栅极绝缘层、第一氧化 物半导体膜、第二氧化物半导体膜以及导电膜;在栅极绝缘层、第一氧化物半导体膜、第二 氧化物半导体膜以及导电膜上形成第一掩模层;使用第一掩模层在第一蚀刻工序中对第一 氧化物半导体膜、第二氧化物半导体膜以及导电膜进行蚀刻，以形成第一氧化物半导体层、 第二氧化物半导体层以及导电层;对第一掩模层进行灰化形成第二掩模层；以及，使用第二 掩模层在第二蚀刻工序中对第一氧化物半导体层、第二氧化物半导体层以及导电层进行蚀 亥IJ，以形成具有凹部的氧化物半导体层、源区、漏区、源电极层以及漏电极层，其中，第一掩 模层使用透过的光成为多个强度的曝光掩模形成，并且，在第一蚀刻工序中使用利用蚀刻 液的湿蚀刻，在第二蚀刻工序中使用利用蚀刻气体的干蚀刻，并且，在具有凹部的氧化物半 导体层中，包含其厚度薄于与源区或漏区重叠的区域的厚度的区域。
[0020] 本说明书所公开的半导体装置的制造方法解决上述课题中的至少一个。
[0021] 另外，优选用作薄膜晶体管的源区和漏区的第二氧化物半导体膜比用作沟道形成 区的第一氧化物半导体膜的厚度薄，并且，具有更高的导电率(电导率）。
[0022] 第二氧化物半导体膜显示η型导电型，用作源区及漏区。
[0023]另外，第一氧化物半导体膜具有非晶结构，第二氧化物半导体膜有时在非晶结构 中包含晶粒(纳米晶体）。该第二氧化物半导体膜中的晶粒(纳米晶体)的直径为lnm至10nm， 典型的为2nm至4nm左右。
[0024]可以使用In-Ga-Zn-Ο类非单晶膜作为用作源区及漏区（n+层）的第二氧化物半导 体膜。
[0025] 还可以形成覆盖薄膜晶体管，并且与包括沟道形成区的氧化物半导体层接触的绝 缘膜。
[0026] 另外，因为薄膜晶体管容易由于静电等发生损坏，所以作为栅极线或源极线，优选 在同一衬底上设置驱动电路保护用的保护电路。作为保护电路，优选由使用氧化物半导体 的非线性元件构成。
[0027] 另外，为了方便起见附加第一、第二等序数词，但其并不表示工序顺序或层叠顺 序。另外，在本说明书中不表示用来特定发明的事项的固有名词。
[0028]另外，作为具有驱动电路的显示装置，除了液晶显示装置之外，还可以举出使用发 光元件的发光显示装置或者使用电泳显示装置的也被称为电子纸的显示装置。
[0029] 在使用有发光元件的发光显示装置中，在像素部中具有多个薄膜晶体管，在像素 部中还有具有将某个薄膜晶体管的栅电极与其它的晶体管的源极布线或漏极布线连接的 部分。另外，在使用发光元件的发光显示装置的驱动电路中，具有将薄膜晶体管的栅电极与 该薄膜晶体管的源极布线或漏极布线连接的部分。
[0030] 另外，在本说明书中的半导体装置是指能够通过利用半导体特性而工作的所有装 置，电光装置、半导体电路以及电子设备都是半导体装置。
[0031] 通过缩减曝光掩模数而将光刻工序简化，可以以低成本且高生产率地制造具有可 靠性的半导体装置。
【附图说明】
[0032] 图1A至1E是说明半导体装置的制造方法的图；
[0033]图2A和2B是说明半导体装置的图；
[0034]图3A至3E是说明半导体装置的制造方法的图；
[0035]图4A和4B是说明半导体装置的图；
[0036] 图5A至5C是说明半导体装置的制造方法的图；
[0037] 图6A至6C是说明半导体装置的制造方法的图；
[0038] 图7是说明半导体装置的制造方法的图；
[0039] 图8是说明半导体装置的制造方法的图；
[0040] 图9是说明半导体装置的制造方法的图；
[0041] 图10是说明半导体装置的图；
[0042] 图11A、11B、11C和11D是说明半导体装置的图；
[0043]图12是说明半导体装置的图；
[0044]图13是说明半导体装置的图；
[0045]图14A和14B是说明半导体装置的框图的图；
[0046]图15是说明信号线驱动电路的结构的图；
[0047] 图16是说明信号线驱动电路的工作的时序图；
[0048] 图17是说明信号线驱动电路的工作的时序图；
[0049]图18是说明移位寄存器的结构的图；
[0050] 图19是说明图18所示的触发器的连接结构的图；
[0051] 图20是说明半导体装置的像素等效电路的图；
[0052] 图21A至21C是说明半导体装置的图；
[0053] 图22A、22B和22C是说明半导体装置的图；
[0054] 图23是说明半导体装置的图；
[0055]图24A和24B是说明半导体装置的图；
[0056]图25A和25B是说明电子纸的使用方式的例子的图；
[0057]图26是不出电子书籍的一例的外观图；
[0058]图27A和27B是示出电视装置及数码相框的例子的外观图；
[0059]图28A和28B是示出游戏机的例子的外观图；
[0060]图29A和29B是示出移动电话机的一例的外观图；
[0061]图30A至30D是说明多级灰度掩模的图。
【具体实施方式】
[0062]下面，参照附图对实施方式进行详细说明。但是，其不局限于以下的说明，所属技 术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离其宗 旨及其范围的情况下可以被变换为各种各样的形式。因此，其不应该被解释为仅限定在以 下所示的实施方式所记载的内容中。在以下说明的结构中，在不同附图中使用相同的附图 标记来表示相同的部分或具有相同功能的部分，而省略重复说明。
[0063]实施方式1
[0064] 参照图1A至图2B说明本实施方式的半导体装置的制造方法。
[0065] 图2A是本实施方式的半导体装置所具有的薄膜晶体管420的平面图，图2A是沿着 图2A的线C1-C2的截面图。薄膜晶体管420是反交错性薄膜晶体管，且包括栅电极层401、栅 极绝缘层402、半导体层403、用作源区或漏区的n+层404a、404b以及源电极层或漏电极层 405a、405b。
[0066] 图1A至1E相当于示出薄膜晶体管420的制造工序的截面图。
[0067]在图1A中，在设置有成为基底膜的绝缘膜407的衬底400上设置栅电极层401。绝缘 膜407具有防止从衬底400的杂质元素的扩散的功能，可以由选自氮化硅膜、氧化硅膜、氮氧 化硅膜或氧氮化硅膜中的一种或多种膜的叠层结构形成。在本实施方式中，使用氧化硅膜 (膜厚度lOOnm)作为绝缘膜407。至于栅电极层401的材料，可以通过使用钼、钛、铬、钽、钨、 铝、铜、钕或钪等的金属材料或以这些金属材料为主要成分的合金材料以单层或叠层来形 成。
[0068]例如，作为栅电极层401的双层叠层结构，优选采用：在铝层上层叠钼层的双层叠 层结构；在铜层上层叠钼层的双层叠层结构；或者在铜层上层叠氮化钛层或氮化钽层的双 层叠层结构。作为三层叠层结构，优选采用以下叠层:钨层或氮化钨层、铝和硅的合金或铝 和钛的合金、氮化钛层或钛层。
[0069]在栅电极层401上依次层叠栅极绝缘层402、第一氧化物半导体膜431、第二氧化物 半导体膜432以及导电膜433。
[0070]通过利用CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层 的单层或叠层，可以形成栅极绝缘层402。另外，作为栅极绝缘层402,还可以通过使用有机 硅烷气体的CVD法而形成氧化硅层。作为有机硅烷气体，可以使用含有硅的化合物，如正硅 酸乙酯(TE0S:化学式为Si(0C2H5)4)、四甲基硅烷(TMS:化学式为Si(CH3)4)、四甲基环四硅氧 烷(TMCTS)、八甲基环四硅氧烷(0MCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为 SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等。
[0071]另外，在利用溅射法形成第一氧化物半导体膜431之前，优选进行引入氩气体生成 等离子体的反派射(reversesputter)，来去除附着在栅极绝缘层402的表面上的尘埃。反 溅射是指不向靶侧施加电压，而在氩气氛下对衬底侧使用RF电源施加电压产生等离子体来 对表面进行改性的方法。另外，还可以使用氮、氦等来代替氩气氛。此外，还可以在氩气氛中 添加了氧、氢、N20等的气氛下进行。另外，还可以在氩气氛中添加C12、CF4等的气氛下进行。 [0072]另外，优选利用等离子体处理对第二氧化物半导体膜432与导电膜433的接触区域 进行改性。在本实施方式中，在形成导电膜433之前，在氩气氛下对第二氧化物半导体膜432 (本实施方式中的In-Ga-Ζη-Ο类非单晶膜)进行等离子体处理。
[0073]还可以使用氮、氦等代替氩气氛来形成等离子体处理。另外，还可以在氩气氛中添 加了氧、氢、M)等的气氛下进行。另外，还可以在氩气氛中添加C12、CF4等的气氛下进行。 [0074]在本实施方式中，使用In-Ga-Zn-Ο类非单晶膜作为第一氧化物半导体膜431及第 二氧化物半导体膜432。第一氧化物半导体膜431与第二氧化物半导体膜432在不同的条件 下形成，第二氧化物半导体膜432是导电率更高、电阻更低的氧化物半导体膜。例如，作为第 二氧化物半导体膜432,由利用溅射法在将氩气体流量设定为4〇SCCm的条件下形成的氧化 物半导体膜而形成。第二氧化物半导体膜432具有η型导电型，且活化能（ΔΕ)为O.OleV以上 0.leV以下。另外，在本实施方式中，第二氧化物半导体膜432为In-Ga-Zn-Ο类非单晶膜，其 至少含有非晶成分。第二氧化物半导体膜432有时在非晶结构中含有晶粒(纳米晶体）。该第 二氧化物半导体膜432中的晶粒(纳米晶体）的直径为lnm至10nm，典型的为2nm至4nm左右。 [0075]通过设置成为n+层的第二氧化物半导体膜432,使为金属层的导电膜433与成为沟 道形成区的第一氧化物半导体膜431之间形成良好接合，与肖特基接合相比在热方面上也 可以实现稳定工作。另外，为了供给沟道的载流子(源极一侧）、或稳定地吸收沟道的载流子 (漏极一侧)或者不在与布线之间的界面产生电阻成分，积极地设置n+层是有效的。另外通 过低电阻化，即使在高漏极电压下也可以保持良好的迀移率。
[0076]可以在不接触大气的情况下连续地形成栅极绝缘层402、第一氧化物半导体膜 431、第二氧化物半导体膜432以及导电膜433。通过不接触于大气地连续成膜，可以在界面 不被大气成分或浮游在大气中的污染杂质元素污染的条件下形成各叠层。因此，可以降低 薄膜晶体管的特性偏移。
[0077] 在栅极绝缘层402、第一氧化物半导体膜431、第二氧化物半导体膜432以及导电膜 433上形成掩模434。
[0078] 在本实施方式中，示出使用高级灰度掩模进行曝光以形成掩模434的例子。为了形 成掩模434形成抗蚀剂。抗蚀剂可以使用正型抗蚀剂或负型抗蚀剂。这里，示出使用正型抗 蚀剂。
[0079] 接着，作为曝光掩模使用多级灰度掩模59，对抗蚀剂照射光，来对抗蚀剂进行曝 光。
[0080] 这里，参照图30A至30D对使用了多级灰度掩模59的曝光进行说明。
[0081]多级灰度掩模是指能够设定三个曝光水平的掩模，该三个曝光水平为曝光部分、 中间曝光部分以及未曝光部分。并且其是透过的光成为多个强度的曝光掩模。通过进行一 次的曝光及显影步骤，可以形成具有多个(典型为两种)厚度的区域的抗蚀剂掩模。因此，通 过使用多级灰度掩模，可以缩减曝光掩模数。
[0082]作为多级灰度掩模的代表例子，有图30A所示的灰色调掩模59a以及图30C所示的 半色调掩模59b。
[0083] 如图30A所示，灰色调掩模59a由形成在透光衬底63以及其上的遮光部64及衍射光 栅65构成。在遮光部64中，光透过率为0。另一方面，衍射光栅65可以通过将狭缝、点、网眼 等的光的透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过率。 另外，周期性狭缝、点、网眼或非周期性狭缝、点、网眼都可以用于衍射光栅65。
[0084]作为透光衬底63,可以使用石英等的透光衬底。遮光部64及衍射光栅65可以使用 铬、氧化铬等的吸收光的遮光材料形成。
[0085] 在遮光部64中，光透过率66为分，而在没有设置遮光部64以及衍射光栅65的区域光 透过率66为10分。另外，在衍射光栅65中，可以将透过率调整为If至7分。另外，衍射光栅65 中的光的透过率可以通过调整衍射光栅的狭缝、点或网眼的间隔及间距而调整。
[0086]如图30C所示，半色调掩模59b由具有透光性的衬底63、形成在其上的半透过部67 及遮光部68构成。可以将MoSiN、MoSi、MoSiO、MoSiON、CrSi等用于半透过部67。遮光部68可 以使用铬或氧化铬等的吸收光的遮光材料形成。
[0087] 将光照射到半色调掩模59b的情况下，如图30D所示，在遮光部68中，光透光率69为f，而在不设置有遮光部68及半透过部67的区域中，光透光率69为10分。另外，在半透过部 67中，可以将光透过率调整为If至7分的范围内。半透过部67中的光透光率可以根据半透 过部67的材料而调整。
[0088]通过使用多级灰度掩模进行曝光之后进行显影，可以形成如图1B所示具有膜厚不 同的区域的掩模434。
[0089]接下来，使用掩模434进行第一蚀刻工序，对第一氧化物半导体膜431、第二氧化物 半导体膜432以及导电膜433进行蚀刻而加工成岛状。其结果，可以形成第一氧化物半导体 层435、第二氧化物半导体层436以及导电层437(参照图1B)。
[0090] 在本实施方式中，该第一蚀刻工序采用利用蚀刻液的湿蚀刻而进行。
[0091] 作为蚀刻液，可以使用磷酸和醋酸以及硝酸的混合溶液、或过氧化氢氨水(过氧化 氢:氨:水= 5:2:2)等。另外，还可以使用IT0-07N(日本关东化学株式会社制造）。
[0092]根据导电膜433的材料适当地调节蚀刻条件(蚀刻液、蚀刻时间、温度等），以蚀刻 成所希望的加工形状。
[0093]例如，当使用铝膜或铝合金膜用作导电膜433时，可以采用使用磷酸和醋酸以及硝 酸的混合溶液的湿蚀刻。此外，当使用钛膜用作导电膜433时，可以进行使用过氧化氢氨水 (过氧化氢:氨:水=5:2:2)作为蚀刻液的湿蚀刻。
[0094]例如，当使用铝膜或铝合金膜用作导电膜433时，可以使用磷酸和醋酸以及硝酸的 混合溶液作为第一蚀刻工序的蚀刻液对第一氧化物半导体膜431、第二氧化物半导体膜432 以及导电膜433进行蚀刻加工。
[0095]在第一蚀刻工序中，导电膜和氧化物半导体膜还可以使用不同的蚀刻液来蚀刻。 例如，当使用钛膜作为导电膜433时，使用过氧化氢氨水(过氧化氢:氨:水=5: 2: 2)作为第 一