用于防止纹波的输入/输出端的制作方法
【技术领域】
[0001 ] 所公开的技术涉及到电子设备，并且更具体地说，涉及电连接到输入/输出的终端电路。
【背景技术】
[0002]电子器件正被制造成具有越来越小的尺寸。例如，宽带控制产品，例如开关和衰减器，正被广泛用于各种应用中，如收发器、信号源、分析器等。在这些应用中，尽量减小管芯和封装尺寸，同时尽量减小带宽上的性能变化。例如带宽上增益和/或损耗的变化，可以是期望的。同时，期望具有相对高的静电放电(ESD)保护水平。
[0003]这些控制产品在相对较小的区域中可以包括多个数字输入/输出(I/O)引脚和多个射频(RF) I/O引脚。作为一个例子，串行外围接口(SPI)控制的数字衰减器可以实现在4毫米X 4mm的方形扁平无引线(QFN)封装中。来自封装内部RF输入(和/或RF输出)的串扰可能导致能够引起带宽上性能变化的不期望的影响。这可以限制产品的工作带宽和/或使电路性能恶化，例如衰减器的衰减精度。
【发明内容】
[0004]本公开的一个方面是一种电子器件，其包括管芯、第一键合线、第二键合线和终端电路。管芯包括电连接到管芯的第一键合焊盘的射频(RF)输入/输出路径和电连接到管芯的第二键合焊盘的第二输入/输出路径。RF输入/输出路径配置以处理RF信号。第二I/O路径配置以处理非RF信号(不是RF信号的信号)。第一键合线电连接到管芯的第一键合焊盘。第二键合线电连接到管芯的第二键合焊盘。终端电路被电连接到管芯的第二键合焊盘。终端电路配置以通过为第二 I/O路径提供负载使得第二 I/O路径被阻尼来减轻由于第一键合线和第二键合线之间的耦合而串扰的影响。
[0005]管芯可以包括与终端电路并联的静电装置保护电路。管芯还可至少包括衰减器、开关或相移器中的一个。电子器件可以包括包封管芯、第一键合线和第二键合线的封装，其中，封装包括第一引脚并且第一键合线电连接到第一引脚。
[0006]终端电路可以被体现在管芯上。终端电路可以包括串联RC电路。终端电路可以配置以防止电连接到第二键合焊盘的管芯上的负载由于串扰而谐振。
[0007]第二输入/输出路径可以是数字输入/输出路径并且第二信号可以是数字信号。
[0008]本公开的另一个方面是包括第一输入/输出、第二输入/输出路径和RC电路的装置。第一输入/输出路径电连接到管芯的第一触点。第一输入/输出路径配置以传递射频信号。第二输入/输出路径电连接到管芯的第二触点。第二输入/输出路径配置以传递非RF信号。在该装置中，在第一输入/输出路径和第二输入/输出路径之间存在串扰。RC电路电连接管芯的第二触点和参考电位之间。
[0009]该装置在管芯中可以包括静电放电保护电路，其中RC电路与静电放电保护电路并联。第二信号可以是数字信号。参考电位可以是接地。
[0010]该装置可以包括电连接到管芯的第一触点的第一键合线和电连接到管芯的第二触点的第二键合线，其中，第一输入/输出路径配置以通过第一键合线和第二键合线之间的親合与第二输入/输出路径親合。
[0011]RC电路可以是串联RC电路。RC电路可以配置以防止电连接到第二输入/输出路径的管芯的负载的有效电容由于第一输入/输出路径与第二输入/输出路径之间的串扰而谐振。负载可以包括静电放电保护电路和输入/输出缓冲器。串扰可能是由于在管芯之外的耦合。
[0012]本公开的另一个方面是包括第一输入/输出路径、第二输入/输出路径、静电放电保护电路和低阻抗损耗路径的管芯。第一输入/输出路径配置以传递射频信号。第二输入/输出路径配置以传递非RF信号。静电放电保护电路配置以在第二输入/输出路径上提供静电放电保护。低阻抗损耗路径经配置以在射频信号的频率上呈现阻抗以防止由于第一输入/输出线和所述第二输入/输出线之间的串扰而在第二输入/输出路径上的谐振。
[0013]低阻抗损耗路径可以包括串联RC电路。串扰可能是由于管芯上的耦合。
[0014]为了概述本公开，本发明的某些方面、优点和新颖性特征已在本文中描述。但是应该理解的是，不一定所有这些优点可以按照任何本发明的特定实施例来实现。因此，本发明可以以实现或优化一个或一组优点如本文所教导，而不一定实现本文所教导或建议的其他优点的方式体现或进行。
【附图说明】
[0015]在本文中提供这些附图和相关的描述以说明具体实施例，并不旨在进行限制。
[0016]图1是根据一个实施例，一部分封装的器件的示意图的平面图。
[0017]图2A、2B和2C是根据某些实施例，每个包括由于串扰遇到射频电流的输入/输出线和电连接到输入/输出线的终端电路的示意图。图2A、2B和2C各自示出了不同的终端电路。
[0018]图3是根据一个实施例，包括射频输入/输出线和电连接到终端电路的另一个输入/输出线的管芯的示意图。
【具体实施方式】
[0019]某些实施例的以下详细描述中呈现了具体的实施例的各种描述。然而，在此描述的创新可以体现在许多不同的方式，例如，例如由权利要求书所定义的和涵盖的。在此描述中，参考了附图，其中相似的附图标记可以指示相同或功能相似的元件。应该理解的是，在图中所示的元件不一定按比例绘制。
[0020]如上所述，RF输入/输出可以引起封装内的另一个输入/输出上的串扰。如本文所用，“输入/输出”包含输入、输出或组合的输入和输出。因此，本文所讨论的涉及“输入/输出”的任何特征可以应用到输入，输出或组合的输入和输出。“输入/输出”在本文中等效地称为“I/o”。来自RF输入/输出的串扰可以导致不期望的效果，它能够导致带宽性能的变化。例如，在封装内来自RF输入/输出到数字输入/输出的串扰可以与电连接到管芯上的数字输入/输出的负载的谐振，例如半导体管芯。这可能导致不希望的和/或意外谐振，它可以在和/或谐振邻近建立低或高的阻抗RF路径，从而反过来可以引起包括该管芯的器件的频率响应增益和/或损耗上的涨落(例如，纹波)。这种涨落可以减小器件的操作带宽和/或恶化器件的性能，例如衰减器的衰减精度。
[0021]在数字输入/输出和RF输入/输出之间引入接地屏蔽(例如，在器件的封装上的接地引脚，在管芯上的接地焊盘和接地键合线)可以减少数字输入/输出和RF输入/输出之间的串扰。替代地或另外地，具有垂直键合线的布局可以减少串扰。然而，这些降低串扰的方式可以显著地增加封装和/或管芯的尺寸。因此，它们对于相对较小尺寸、多引脚的器件来说可能是不实际的。终端方式可以防止由于RF输入/输出和另一非RF输入/输出之间的串扰带来的谐振同时保持电路性能和/或ESD保护水平是期望的，尤其是如果这种方法被实现且具有不超过对管芯和封装的面积相对小的影响。
[0022]电路的频率响应的涨落可能是由于集成电路管芯的数字I/O焊盘的电容性负载的谐振和RF I/O键合线和数字I/O键合线之间的串扰。在某些应用中，集成电