嵌入式闪存的结构及嵌入式闪存的制造方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种嵌入式闪存的结构及嵌入式闪存的制造方法。
【背景技术】
[0002]在目前的半导体产业中，集成电路产品主要可分为三大类型:模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，嵌入式闪存(Embedded Flash Memory)的发展尤为迅速。嵌入式闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
[0003]多晶娃器件(Memory Poly)能够为嵌入式闪存提供稳定的固定电流(Fixcurrent)，为提高嵌入式闪存的性能，设计中需引入MP0L器件。在制造不含有MP0L器件的嵌入式闪存的工艺中，正常情况下，需要使用WLSP1 (第一字线间距，Word Line Space 1)光罩，遮挡住除嵌入式闪存区域之外的所有区域，仅对嵌入式闪存区域进行离子注入。为了减少光罩的使用，降低成本，通常借用GSTI光罩对嵌入式闪存器件进行离子注入。
[0004]在制造包含多晶硅器件的嵌入式闪存工艺过程中，按照现有工艺，需要WLSP1光罩实现MP0L器件衬底及表面掺杂。如果按照现有方案借用GSTI光罩进行离子注入，同时又要兼顾到闪存器件的性能，离子注入的角度、剂量不可调整，这样会造成MP0L器件过高的阈值电压，影响其性能，使得WLSP1的光罩无法节省，在半导体制造行业中，众所周知，光罩的价格十分昂贵，制造成本通常以光罩的成本来核算，节省一块光罩将会大大降低生产成本。因此，如何在形成具有存储多晶硅器件的嵌入式闪存时节省形成WLSP1时的光罩是本领域技术人员急需解决的技术问题。
【发明内容】
[0005]本发明的目的在于提供一种嵌入式闪存的结构及嵌入式闪存的制造方法，能够节省光罩，降低生产成本。
[0006]为了实现上述目的，本发明提出了一种嵌入式闪存的结构，包括:多晶硅器件区域和嵌入式闪存剩余区域，所述嵌入式闪存剩余区域为所述嵌入式闪存除所述多晶硅器件区域以外的区域；所述多晶硅器件区域包括基底和形成在所述基底上的多个有源区和多个虚拟有源区，所述有源区和虚拟有源区之间均由浅沟槽隔离结构隔离开，所述虚拟有源区和一部分浅槽隔离结构位于图案化浅沟槽隔离光阻的下方，所述图案化浅沟槽隔离光阻暴露出所述有源区和另一部分浅槽隔离结构，所述有源区、虚拟有源区、浅沟槽隔离结构及图案化浅沟槽隔离光阻均具有预定线宽，所述图案化浅沟槽隔离光阻之间保持预定间距。
[0007]进一步的，在所述的嵌入式闪存的结构中，所述有源区的线宽范围是0.2μπι?
0.6 μ m0
[0008]进一步的，在所述的嵌入式闪存的结构中，所述虚拟有源区的线宽范围是0.1 μ m ?0.7 μ m。
[0009]进一步的，在所述的嵌入式闪存的结构中，所述浅沟槽隔离结构的线宽范围是
0.1 μ m ?0.5 μ m。
[0010]进一步的，在所述的嵌入式闪存的结构中，所述图案化浅沟槽隔离光阻的线宽范围是0.3μπι?1.7μπι，所述图案化浅沟槽隔离光阻之间的预定间距范围是Ιμπι?
1.5 μ m0
[0011]本发明还提出了一种嵌入式闪存的制造方法，所述方法包括步骤:
[0012]提供包括如权利要求1至5中任一项所述的嵌入式闪存结构的多晶硅器件区域及嵌入式闪存剩余区域；
[0013]定义所述多晶硅器件区域的浅沟槽隔离光罩，形成相应的图案化浅沟槽隔离光阻，并保持在嵌入式闪存剩余区域形成的图案化浅沟槽隔离光阻不变；
[0014]以所述图案化浅沟槽隔离光阻为掩模，对所述有源区进行离子注入。
[0015]进一步的，在所述的嵌入式闪存的制造方法中，除了使用浅沟槽隔离光罩之外，还依次使用有源区光罩、第二字线间距光罩、N阱光罩，采用所述有源区光罩形成的光阻遮挡住所述多晶硅器件的有源区，采用所述第二字线间距光罩形成的光阻遮挡住所述多晶硅器件区域的栅极，采用所述N阱光罩形成的光阻暴露出所述多晶硅器件区域。
[0016]与现有技术相比，本发明的有益效果主要体现在:在多晶硅器件区域形成由浅槽隔离结构隔离开的多个有源区和多个虚拟有源区，通过定义多晶硅器件区域的浅沟槽隔离光罩，使图案化浅沟槽隔离光阻形成在虚拟有源区和一部分浅槽隔离结构的上方，暴露出有源区和另一部分浅槽隔离结构，在进行离子注入时，为了不影响闪存器件的性能，通常离子注入的角度均被固定，通过调节有源区、虚拟有源区、浅沟槽隔离结构及图案化浅沟槽隔离光阻的线宽和图案化浅沟槽隔离光阻之间的间距避免离子对有源区造成二次重复注入，在不影响闪存器件的前提下，保证了 MP0L器件的性能，同时能够节省形成WLSP1时的光罩，降低生产成本。
【附图说明】
[0017]图1为不含MP0L器件的嵌入式闪存进行离子注入时的剖面示意图；
[0018]图2为本发明一实施例中多晶硅器件区域形成有源区及GSTI区时的俯视图；
[0019]图3为本发明一实施例中沿图2的A-A’的剖面示意图；
[0020]图4为本发明一实施例中多晶硅器件区域形成最终结构的俯视图。
【具体实施方式】
[0021]下面将结合示意图对本发明的嵌入式闪存的结构及嵌入式闪存的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0022]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0023]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0024]正如【背景技术】所提及，在制造嵌入式闪存的过程中，形成WLSP1之前，还需要使用一道光罩，称之为浅沟槽隔离光罩(GSTI光罩)，为了将嵌入式闪存区域的浅槽隔离结构(STI)蚀刻的更低一些，防止浮栅(Foating gate)之间的桥连(bridge),同时也用它来做离子注入，实现对嵌入式闪存区域衬底及表面进行掺杂，达到节省WLSP1光罩的目的。所述浅沟槽隔离光罩是必须使用，是嵌入式闪存本来就有的光罩。由于形成具有MP0L器件的嵌入式闪存的结构无法在形成WLSP1时节省光罩，因此，发明人采用通过改变现有MP0L器件的结构，并且相应改变定义多晶硅器件区域的浅沟槽隔离光罩来实现以浅沟槽隔离光罩代替形成WLSP1时节省光罩，从而达到节省光罩、降低成本的目的，并且不改变嵌入式闪存区域的光罩，不影响嵌入式闪存区域的正常工艺流程。即在保证MP0L器件的良好性能(合适的阈值电压1.lv)的同时，并与嵌入式闪存区域实现工艺上的兼容。
[0025]请参考图1，图1为不含MP0L器件的嵌入式闪存进行离子注入时的剖面示意图，在基底(图未示出)上形成多晶硅层10，在多晶硅层10上形成有氮化硅层11，需要对有源区进行相应的离子注入时，采用的GSTI光罩形成的图案化GSTI光阻20涂覆在氮化硅层11上，暴露出有源区，由于离子注入的角度固定(离子注入如图1中箭头所示)，当图案化GSTI光阻20之间的间距L过大时，会对有源区造成二次重复注入，如果存在二次重复注入，会导致形成的嵌入式闪存的Vt增大为2倍，并且沟道电流会很小，影响其性能。只有图案化GSTI光阻20之间的间距L符合要求时，才不会发生上述问题。因此，现有技术中会通过一些算法定义GSTI光罩，以便形成符合要求的图案化GSTI光阻20。所述算法可简化如下:
[0026]GSTI = {MCEL not[ (((FLGT or DUM_CAP)size 0.17) size-0.17) size 0.08]},
[0027]其中，GSTI即为GSTI光罩的生成方式，MCEL为嵌入式闪存剩余区域及MP0L器件的标志层，FLGT为嵌入式闪存内的浮栅定义区域，DUM_CAP为嵌入式闪存之外的电容区域，not为逻辑运算的“减”，size 0.17) size-0.17)为逻辑检查运算，size 0.08为逻辑运算，将两边各胀大0.08 μ m。
[0028]请参考图