氧化物半导体基板及肖特基势垒二极管的制作方法
【技术领域】
[0001] 本发明设及一种具有整流特性的氧化物半导体基板及肖特基势垒二极管元件。
【背景技术】
[0002] 肖特基势垒二极管是利用形成于金属与半导体的接合面的势垒而具有整流作用 的二极管。作为半导体，最常使用Si(例如专利文献1)。另外，作为带隙大于Si的化合物半导 体，使用GaAs或最近的SiC(例如专利文献2及3)。
[0003] Si系的肖特基二极管用于高速开关元件或数GHz频带内的发送/接收用混频器、或 者频率转换元件等。GaAs系的肖特基二极管元件可实现进一步高速的开关元件，用于微波 用的转换器或混频器等。SiC有效利用带隙的宽度，期待在更高压的电动汽车、铁道、输电等 中应用。
[0004] 使用Si的肖特基势垒二极管成本较低，被广泛地使用，但由于带隙较小为1. lev, 因此为了具有耐压性，必须增大元件的尺寸。GaAs的带隙为1.4eV，优于Si,但难W于Si基板 上外延生长，难W获得错位少的结晶。SiC由于带隙较宽为3.3eV，因此绝缘破坏电场也高， 是性能最可期待的材料，但由于经过基板制作、外延生长W及高热的工艺，因此在量产性、 成本方面存在问题。
[000引另外，最近，作为比SiC间隙进一步宽的材料，Gas化备受期待。
[0006] 氧化物半导体是兼顾迁移率的高度与能隙的宽度的材料，被期待在下一代显示器 的驱动用晶体管、短波长传感器、低耗电电路中的应用等。另外，还报道了关于功率装置，也 有使用单斜晶的e-Ga2〇3的例子，VB = 0.7IMV/cm(非专利文献1)。还报道了使单斜晶的0-Gas化与Ti层叠而制成欧姆电极，应用于发光二极管的例子(专利文献4)。
[0007] 据报道，Gas化具有a、e、丫、S、e型的不同结晶结构，但热稳定最好的是单斜晶系的0 型，带隙为4.SeV~4.9eVe0-Ga2〇3可通过浮区烙融（fIoating zone;FZ)法、或EFG(edge-defined film-fed growth)法获得单晶基板。然而，为了在其上进行同质外延生长，现状为 需要分子束外延法，量产性有困难。
[0008] 现有技术文献
[0009] 专利文献
[0010] 专利文献1:日本专利特开2009-164237号公报
[0011] 专利文献2:日本专利特开平5-36975号公报
[0012] 专利文献3:日本专利特开平8-97441号公报
[0013] 专利文献4:日本专利第5078039号
[0014] 非专利文献
[0015] 非专利文献 1:K.Sasakietal. ,Appl.Phys.Express 5(2012)035502
【发明内容】
[0016] 本发明鉴于上述课题而研发，其目的在于提供一种利用廉价且量产性优异的方法 在Si晶片等廉价的基板上形成带隙宽的化合物半导体而具有优异的电流-电压特性的肖特 基势垒二极管元件。
[0017] 另外，本发明的目的在于提供一种适合肖特基势垒二极管元件、二极管元件、功率 半导体元件的氧化物半导体基板。
[0018] 根据本发明，可提供W下的肖特基势垒二极管元件等。
[0019] 1.-种肖特基势垒二极管元件，其具有n型或P型娃(Si)基板、氧化物半导体层、及 肖特基电极层，且所述氧化物半导体层包含W嫁(Ga)为主成分的多晶氧化物及非晶质氧化 物中的任一者或两者。
[0020] 2.-种肖特基势垒二极管元件，其具有n型或P型娃(Si)基板、氧化物半导体层、及 肖特基电极层，且所述氧化物半导体层包含W嫁(Ga)为主成分的多晶氧化物。
[0021] 3.如1或2所述的肖特基势垒二极管元件，其中，在所述氧化物半导体层中，嫁的含 量相对于全部金属元素的含量的原子组成百分率[Ga]/([Ga] + [GaW外的全部金属元素]) X 100为90~100原子％。
[0022] 4.如1~3中任一项所述的肖特基势垒二极管元件，其中，在所述娃基板上形成有 所述氧化物半导体层，在所述氧化物半导体层上形成有所述肖特基电极层。
[0023] 5.如1~3中任一项所述的肖特基势垒二极管元件，其中，在所述娃基板上形成有 所述肖特基电极层，在所述肖特基电极层上形成有所述氧化物半导体层。
[0024] 6.如1~5中任一项所述的肖特基势垒二极管元件，其中，在所述氧化物半导体层 中，W氧化物半导体层中的全部金属元素中0.01原子％~1〇原子％的比例包含选自Si、Ge、 5]1、1';[、21'及册中的至少1种元素。
[0025] 7.如1~6中任一项所述的肖特基势垒二极管元件，其中，所述氧化物半导体层在 室溫下的载流子浓度为1 X l〇i4cnf3W上且1 X l〇i7cnf3W下。
[0026] 8.如1~7中任一项所述的肖特基势垒二极管元件，其中，所述肖特基电极层为功 函数为4.7eVW上的金属薄膜。
[0027] 9.如1~8中任一项所述的肖特基势垒二极管元件，其W所述氧化物半导体层的端 部不露出的方式被绝缘膜被覆。
[0028] 10.-种电路，其包含1~9中任一项所述的肖特基势垒二极管元件。
[0029] 11.-种电气设备，其包含1~9中任一项所述的肖特基势垒二极管元件。
[0030] 12.-种电子设备，其包含1~9中任一项所述的肖特基势垒二极管元件。
[0031 ] 13. -种车辆，其包含1~9中任一项所述的肖特基势垒二极管元件。
[0032] 14. 一种结构体，其特征在于，具备功函数为4.7eVW上的金属薄膜与WGa为主成 分的氧化物半导体发生电接触的区域。
[0033] 15.如14所述的结构体，其中，在所述WGa为主成分的氧化物半导体中，W氧化物 半导体中的全部金属元素中0.01原子％ W上且10原子％ W下的比例包含选自Si、Ge、Sn及 Ti中的至少1种元素。
[0034] 16.如14或15所述的结构体，其中，在所述氧化物半导体中，嫁的含量相对于全部 金属元素的含量的原子组成百分率（[Ga]/([Ga] + [GaW外的全部金属元素])X100)为90~ 100原子％。
[0035] 17.如14~16中任一项所述的结构体，其中，所述氧化物半导体在室溫下的载流子 浓度为I X l〇i4cm-3W上且I X 10"cm-3W下。
[0036] 18.如14~17中任一项所述的结构体，其中，所述氧化物半导体的膜厚为50nm~20 Jifflo
[0037] 19.如14~18中任一项所述的结构体，其中，所述金属薄膜包含AuXr、Cu、Fe、Ir、 Mo、Nb、Ni、Pd、Pt、Re、Ru、W、In2〇3、In-Sn-O、或In-Zn-O。
[0038] 20. -种氧化物半导体基板，其特征在于，其是14~19中任一项所述的结构体层叠 于导电性的基板上而成的。
[0039] 21.如20所述的氧化物半导体基板，其中，所述导电性的基板由选自单晶娃、多晶 娃及微晶娃中的1种W上构成。
[0040] 22. -种氧化物半导体基板，其特征在于，其是14~19中任一项所述的结构体层叠 于电绝缘性的基板上而成的。
[0041] 23.-种功率半导体元件，其使用了 20~22中任一项所述的氧化物半导体基板。
[0042] 24. -种二极管元件，其使用了 20~22中任一项所述的氧化物半导体基板。
[0043] 25.-种肖特基势垒二极管元件，其使用了 20~22中任一项所述的氧化物半导体 基板。
[0044] 26.-种肖特基势垒二极管元件，其包含20~22中任一项所述的氧化物半导体基 板，且将所述WGa为主成分的氧化物半导体作为氧化物半导体层，将所述功函数为4.7eVW 上的金属薄膜作为肖特基电极层。
[004引27.-种电路，其包含选自由23所述的功率半导体元件、24所述的二极管元件、W 及25或26所述的肖特基势垒二极管元件所组成的组中的1种W上的元件。
[0046] 28. -种电气设备，其包含27所述的电路。
[0047] 29. -种电子设备，其包含27所述的电路。
[004引 30.-种车辆，其包含27所述的电路。
[0049] 根据本发明，可提供一种利用廉价且量产性优异的方法在Si基板上形成带隙宽的 化合物半导体而具有优异的电流-电压特性的肖特基势垒二极管元件。
[0050] 根据本发明，可提供一种适合肖特基势垒二极管元件、二极管元件、功率半导体元 件的氧化物半导体基板。
【附图说明】
[0051] 图1是示意性地表示本发明的肖特基势垒二极管元件的一实施方式的剖面图。
[0052] 图2是示意性地表示本发明的肖特基势垒二极管元件的一实施方式的剖面图。
[0053] 图3是示意性地表示本发明的肖特基势垒二极管元件的一实施方式的剖面图。
[0054] 图4是示意性地表示具有实施例7中得到的本发明的结构体的氧化物半导体基板 的剖面图。
[0055] 图5是表示实施例7中得到的结构体的电流-电压特性的曲线图。
[0056] 图6是示意性地表示实施例8中得到的本发明的肖特基势垒二极管元件的剖面图。
[0057] 图7是表示实施例8中得到的本发明的肖特基势垒二极管元件的电流-电压特性的 曲线图。
[0058] 图8是实施例8中得到的氧化物半导体膜的X射线衍射图(XRD)。
[0059] 图9是实施例10中得到的氧化物半导体膜的X射线衍射图(XRD)。
[0060] 图10是比较例帥得到的氧化物半导体膜的X射线衍射图(XRD)。
【具体实施方式】
[0061] 1.肖特基势垒二极管元件
[0062] 本发明的肖特基势垒二极管元件具有n型或P型娃(Si)基板、氧化物半导体层、及 肖特基电极层，上述氧化物半导体层包含W嫁(Ga)为主成分的多晶氧化物及非晶质氧化物 中的任一者或两者。