的问题，且也不影响细间距的图案化。并且，贯穿布线123从基板120凹陷的深度为20 μπι以内时，在填充布线层132凹陷部分的方面也不会存在问题。
[0089]外部连接部150可连接在贯穿布线123的另一侧，并封装在外部基板(未图示)上，或者可与另一个半导体芯片或者封装等电连接。外部连接部150可以是焊锡球、焊料凸点或者导电球。导电球可以由铜(Cu)、金(Au)、镍(Ni)、.； (A1)、银(Ag)或者包括这些金属中的一种以上金属的合金组成。
[0090]包封材料140可密封并一体化基板120和半导体芯片110。包封材料140可包括绝缘物质，例如可包括环氧塑封料(epoxy mold compound,EMC)或者密封剂(encapsulant)。包封材料140可填充半导体芯片110和基板120之间，并包覆设置基板120的外侧面，从而能够从外部保护基板。
[0091]包封材料140可在流动性状态下被注入，然后在高温环境下被固化。作为一个例子，可包括加热包封材料140的同时进行加压的过程，此时进一步增加真空工艺，从而可去除包封材料140内部的气体等。并且，包封材料140可通过涂覆或印刷等方法设置，包封材料140的塑封方法可使用相关领域中通常使用的各种技术。
[0092]包封材料140的一面可设置成露出半导体芯片110的信号垫和贯穿布线123的一端部。附图中示出了包封材料140的一面和半导体芯片110的活性表面111以及基板120的一面设置在同一平面上。包封材料140平坦化的工艺可包括磨削、打磨或蚀刻等。
[0093]并且，包封材料140的另一面覆盖半导体芯片110的非活性表面112，从而能够气密并牢固地密封半导体芯片110。或者，根据所需的半导体封装100的特性，可设置成露出半导体芯片110的非活性表面。作为一个例子，包封材料140的一面与半导体芯片110的非活性表面112设置在同一平面上，从而能够利于减小半导体封装100的厚度和半导体芯片110的散热。
[0094]图5是表示本发明的第二实施例的贯穿布线123和布线层132-1的结合结构的放大图。
[0095]参考图5，第一绝缘层131-1可形成为露出所有贯穿布线123。为了连接布线层132-1和贯穿布线123，第一绝缘层131-1可设置有开口部，开口部的宽幅可设置成大于基板120的导通孔122的外径。布线层132-1在形成图案的过程中填充于第一绝缘层131-1的开口部，因此贯穿布线123的端部的整个面与布线层132-1的接触。比较图4和图5，贯穿布线123和布线层132-1的接触面积不同。贯穿布线123和布线层132-1的接触面积越大，越能提高电信号传输的可靠性。
[0096]图6是表示本发明的第三实施例的贯穿布线123-1和布线层132的结合结构的放大图。
[0097]参考图6，贯穿布线123-1可填充导通孔122。作为一个例子，贯穿布线123_1可以是填充导通孔122的导电性膏。本发明的第三实施例的贯穿布线123-1使用导电性膏，从而能够减少制造成本，并简化制造工艺。
[0098]图7至图21是表示本发明的实施例的半导体封装100的制造工艺的剖视图。
[0099]图7示出了提供形成有容纳部121的基板120的过程。基板120可包括绝缘物质。例如，可包括硅、玻璃、陶瓷、塑料或聚合物。基板120可以设置成平板、也可设置成圆形或多边形形状。
[0100]容纳部121是形成容纳半导体芯片110的空间，可设置成对应于半导体芯片110的形状的形状。作为一个例子，容纳四边形的半导体芯片110的情况下，容纳部121的宽度方向的形状可以设置成四边形。并且，容纳部121可贯穿基板120。或者，基板120还可以设置成一面不开放的凹槽。
[0101]在基板120的两面上可层叠金属层120a。例如，金属层120a可设置成铜箔(Cufoil)。
[0102]图8示出了形成导通孔122的过程。导通孔122沿基板120的上下方向贯穿，并可设置在容纳部121的外围。导通孔122的剖面可以是圆形或者其他形状。导通孔122可沿容纳部121的周围设置多个，与图8不同地，容纳部121的外围的一个方向上可贯穿两个以上的导通孔122。
[0103]图7的形成容纳部121的过程和图8的形成导通孔122的过程可同时进行，或者也可以先进行某一个过程。并且，与附图不同地，可先形成导通孔122，然后形成容纳部121。
[0104]形成容纳部121和导通孔122的工艺可以利用布线工艺、模具切割加工工艺、蚀刻工艺、钻孔工艺或激光烧蚀(laser ablat1n)工艺等。
[0105]图9示出在导通孔122中形成贯穿布线123的过程。贯穿布线123可由导电性物质组成，可包括金属。例如，可包括铜、铜合金、铝或者铝合金。贯穿布线123可以通过无电解电镀、电解电镀、溅射或打印等工艺填补或填充到导通孔122中。作为一个例子，可以是包覆设置导通孔122内面的金属涂覆层，其内部可形成贯穿孔。作为另一个例子，可以是填充到导通孔122中的导电性膏或者阻焊油墨(Solder resist ink)。
[0106]图9中示出了贯穿布线123的两侧覆盖基板120的两个面。这是因为利用电镀或溅射等工艺时贯穿布线123可层叠在基板120的露出的面上。
[0107]图10示出贯穿布线123的贯穿孔中填充贯穿部件124的过程。贯穿部件124可包括导电性物质或非导电性物质。贯穿部件124为导电性物质时，可通过将具有流动性的导电性膏填充贯穿布线123的贯穿孔中后进行固化来形成。导电性膏可以是金属粉末和/或碳粉末和液态树脂(resin)的混合物，可以由涂覆有银(Ag)、焊锡(SnAg)以及金(Au)中的一种以上的铜(Cu)设置。或者，贯穿部件124可以是非导电性树脂，可填充在贯穿布线123的中空部。贯穿部件124包括固化式和烧结式，可通过印刷、电镀、喷射(Jetting)方法填充。
[0108]另一方面，填充贯穿部件124后通过平坦化工艺可使贯穿布线123和贯穿部件124形成平坦面。
[0109]图11示出贯穿布线123的两侧形成焊盘部125 (125a、125b)的过程。焊盘部125可包括导电性物质，例如，可包括金属。焊盘部125可设置成改善贯穿布线123和外部连接部150的电接触，例如可以改善接触角度和润湿性。焊盘部125可利用沉积、无电解电镀、电解电镀、溅射或打印等工艺层叠在贯穿布线123和贯穿部件124上。
[0110]如图10所示，焊盘部125可全部层叠在基板120的两面上所层叠的贯穿布线123上，也可以只层叠在基板120的两面中的某一面上所层叠的贯穿布线123上。另一方面，形成焊盘部125的工艺是选择性(opt1nally)的，可根据情况而省略。
[0111]图12示出了去除贯穿布线123和焊盘部125a的一部分的过程。在基板120的上表面上可以仅留贯穿部件124，去除覆盖着焊盘部125a和基板120的上表面的贯穿布线123和金属层120a。并且，在基板120的下表面上可留下一定范围，去除覆盖着焊盘部125b和基板120的上表面的贯穿布线123和金属层120a。
[0112]作为一个例子，在基板120的下表面，可通过只在要留下焊盘部125b的部位粘贴干膜(dry film)(未示出)，并进行图案化，然后经过图案蚀刻工艺(pattern etching)，去除没有粘贴干膜的部位的焊盘部125b和贯穿布线123以及金属层120a。
[0113]图13示出平坦化基板120的上表面的过程。平坦化工艺可使用磨削、打磨或蚀刻等。可通过平坦化工艺，将基板120上表面和贯穿布线123以及贯穿部件124形成在同一平面上。与图12所示不同，在基板120上表面留有贯穿布线123、金属层120a和/或焊盘部125b的一部分或全部时，也能够通过平坦化工艺进行去除。
[0114]图14示出粘贴外部连接部150的过程。外部连接部150粘贴在留在基板120的下表面的焊盘部125上，由此可与贯穿布线123电连接。外部连接部150与贯穿布线120连接并封装于外部基板(未图示)，或者可与半导体芯片110或封装等电连接。外部连接部150可以是焊锡球、焊料凸点或者导电球。导电球可以由铜(Cu)、金(Au)、镍(Ni)、铝(A1)、银(Ag)或者包括这些金属中的一种以上金属的合金组成。
[0115]图15示出在第一载体160上粘贴基板120和半导体芯片110的过程。作为一个例子，在第一载体160上表面可层叠第一粘贴部161，由此固定基板120和半导体芯片110。第一载体160可包括石圭(silicon)、玻璃(glass)、陶瓷(ceramic)、塑料(plastic)或聚合物(polymer)等。第一粘贴部161可以是液态粘结剂或者胶带。
[0116]基板120的平坦化的面(图14中的基板120的上表面)可粘贴在第一载体160上，外部连接部150可位于上方。半导体芯片110可插入于基板120的容纳部121，使活性表面111粘贴在第一载体160上。半导体芯片110的形成有信号垫113的活性表面111粘贴在第一粘贴部161上，非活性表面112向上部露出。
[0117]另一方面，半导体芯片110可与基板120的容纳部121内侧面隔开设置而被固定。即，容纳部121的平面面积可大于半导体芯片110的平面面积。另外，半导体芯片110的侧面可与基板120的容纳部121的内侧面相互接触设置。例如，容纳部121的平面面积可以与半导体芯片110的平面面积基本相同。
[0118]附图中示出了基板120和半导体芯片110的厚度相同，当粘贴在第一载体160上时，使得基板120的一面和半导体的非活性表面112具有相同高度。另一方面，半导体芯片110的高度可低于基板120的高度。此时，半导体芯片110的上部面相对于基板120的上部面可具有段差。
[0119]图16示出塑封包封材料140的过程。包封材料140可密封基板120和半导体芯片110，并一体化形成。包封材料140可包括绝缘物质，例如可包括环氧塑封料(epoxy moldco