阵列基板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法。
【背景技术】
[0002]随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
[0003]现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
[0004]通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin FilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC,Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括:前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动冲段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
[0005]为了解决现实屏幕的亮度保持不变且背光亮度功耗不提升，技术人员想出了各种办法来提升透过率，现在常规的做法是采用平坦层来减少像素电极和公共电极与信号线或扫描线间的电容，一般平坦层的厚度为1.5μπι以上，这使得开口率增大。同时为了实现显示设备窄边框的需求，通常的做法是压缩液晶显示面板的框胶宽度;为了不减小框胶对于TFT基板和CF基板的黏附性，通常会在TFT基板周边的平坦层(PLN)上挖一条沟槽，这样框胶与TFT基板的接触面积不会减小，但这又带来了一个技术上的问题，PLN的沟槽一般是1.5μπι以上的较深的沟槽，且沟槽边缘的坡角(Taper)很大，一般大于50度，在后续进行ITO像素电极时通常在沟槽里面有大量的ITO残留，这使得ITO引起了信号线间的短路，引起显示不良，如何解决ITO引起的信号线间的短路是中小尺寸面对的一个问题。
[0006]如图1-2所示，现有的阵列基板制作方法包括如下步骤:在基板100上形成TFT层200，在所述TFT层200上涂布有机材料形成平坦层300，并采用黄光制程在所述平坦层300的周边区域中形成沟槽320;在完成平坦层300的制程后，在平坦层300沉积ITO薄膜400，之后采用光刻制程对所述ITO薄膜400进行图形化处理，首先，在所述ITO薄膜400上涂布光阻形成光阻层500，之后对所述光阻层500进行曝光、显影，由于沟槽320的坡角(Taper)过大，因此在曝光、显影后所述沟槽320内通常会形成光阻残留530(如图1所示)，由于残留光阻的遮挡，对ITO薄膜400蚀刻之后在沟槽320内形成了 ITO残留430(如图2所示)。同理，对于In-cell Touch(内嵌式触控)结构的阵列基板，也会出现M3(触控感应线Rx所在金属层)的金属残留，进而造成触控(Touch)信号错乱，影响产品品质。
【发明内容】
[0007]本发明的目的在于提供一种阵列基板的制作方法，可以降低在平坦层周边区域上形成的沟槽的坡角，使其坡度变缓，防止后续制程中造成金属或ITO残留引起信号线间的短路，提尚广品良率。
[0008]为实现上述目的，本发明提供一种阵列基板的制作方法，包括如下步骤:
[0009]步骤1、提供一基板，在所述基板上形成TFT层，之后在所述TFT层上涂布有机光阻材料，形成平坦层；
[0010]步骤2、提供一平坦层光罩，所述平坦层光罩上设有对应于所述平坦层周边区域的数条沟槽图案，所述沟槽图案包括用于在平坦层上形成沟槽的条形图案、以及设于所述条形图案两侧的坡角改善图案，所述坡角改善图案包括沿所述条形图案的边界并列密集排布的数个微型图案，所述微型图案的宽度从所述条形图案的边界向外逐渐变小；
[0011]步骤3、采用所述平坦层光罩对所述平坦层进行曝光、显影，在所述平坦层的周边区域形成数条沟槽，由于所述平坦层光罩上用于形成沟槽的条形图案两侧设有坡角改善图案，从而可以降低沟槽的坡角，使其坡度变缓。
[0012]所述基板为透明基板;所述TFT层包括缓冲层、栅极绝缘层、层间介电层、以及分布于所述缓冲层、栅极绝缘层、层间介电层、及平坦层之间的有源层、栅极、及源/漏极。
[0013]所述微型图案包括从所述条形图案的边界向外依次排列且半径逐渐变小的数个圆形图案。
[0014]所述圆形图案的直径为I?3μηι。
[0015]所述微型图案为三角形图案。
[0016]所述三角形图案的宽度为I?3μπι。
[0017]当所述平坦层为正型有机光阻材料时，所述平坦层光罩上的沟槽图案为透明，其它区域为不透明；当所述平坦层为负型有机光阻材料时，所述平坦层光罩上的沟槽图案为不透明，其它区域为透明。
[0018]所述步骤3中得到的沟槽的坡角介于20度与50度之间。
[0019]还包括步骤4、在所述平坦层上沉积氧化物导电层，采用光刻制程对所述氧化物导电层进行图案化处理，形成像素电极，由于所述步骤3中形成的沟槽的坡角较缓，从而可以避免氧化物导电层在沟槽中造成残留。
[0020]还包括步骤4’、在所述平坦层上沉积金属层，采用光刻制程对所述金属层进行图案化处理，形成触控感应线，由于所述步骤3中形成的沟槽的坡角较缓，从而可以避免金属层在沟槽中造成残留。
[0021]本发明的有益效果:本发明提供的一种阵列基板的制作方法，通过在平坦层光罩上用于形成沟槽的条形图案两侧设置坡角改善图案，从而可以降低在平坦层上形成的沟槽的坡角，使其坡度变缓，防止后续制程中造成金属或ITO残留引起信号线间的短路，提高产品良率;对于内嵌式触控结构的阵列基板的沟槽处，不需对触控感应线进行换线，降低工艺难度，提升产品良率。
[0022]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0023]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0024]附图中，
[0025]图1-2为现有的阵列基板的制作方法的示意图；
[0026]图3为本发明的阵列基板的制作方法步骤I的示意图；
[0027]图4为本发明的阵列基板的制作方法步骤2所提供的平坦层光罩第一实施例的示意图；
[0028]图5为图4中区域A的放大不意图；
[0029]图6为本发明的阵列基板的制作方法步骤2所提供的平坦层光罩第二实施例的示意图；
[0030]图7为图6中区域B的放大示意图；
[0031 ]图8为本发明的阵列基板的制作方法步骤3的示意图；
[0032]图9-10为本发明的阵列基板的制作方法步骤4的示意图；
[0033]图11-12为本发明的阵列基板的制作方法步骤4’的示意图。
【具体实施方式】
[0034]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0035]请参阅图3-12，本发明提供一种阵列基板的制作方法，包括如下步骤:
[0036]步骤1、如图3所示，提供一基板10，在所述基板10上形成TFT层20，之后在所述TFT层20上涂布有机光阻材料，形成平坦层30。
[0037]