极40和栅极的导电类型为P型时，离子注入区60的导电类型为N型；当阱20为P阱，源极40和栅极的导电类型为N型时，离子注入区60的导电类型为P型。
[0033]本领域的技术人员应当明白，上述离子注入区60是通过离子注入工艺制作而成的，且注入离子的种类可以根据所形成离子注入区60的导电类型和半导体基体10的种类进行设置。当半导体基体10为单晶硅，阱20为P阱，源极40和栅极的导电类型为N型时，离子注入区60的导电类型为P型，注入离子为N型离子，优选为磷离子或砷离子。当半导体基体10为单晶硅，阱20为N阱，源极40和栅极的导电类型为P型时，离子注入区60的导电类型为N型，注入离子为P型离子，优选为硼离子。
[0034]同时，上述离子注入区60中注入离子的浓度可以根据实际工艺需求进行设定。为了进一步降低ESD器件的开启电压，在一种优选的实施方式中，离子注入区60中注入离子的浓度为 1E+13 ?lE+15atoms/cm3。
[0035]本领域的技术人员还应当知晓，上述ESD器件中栅极结构30包括依次设置于半导体基体10的表面上的栅氧化物层和栅极，以及设置于栅氧化物层和栅极的侧壁上的侧壁层。另外，上述ESD还包括金属硅化物、接触金属层和互连层等，其具体结构可以参照现有技术进行，在此不再赘述。
[0036]本申请还提供了一种ESD器件的制作方法。如图4所示，该制作方法包括:提供半导体基体；在半导体基体中形成阱；在阱的表面上形成栅极结构；在阱中栅极结构的一侧形成源极，在阱中栅极结构的另一侧形成漏极，且源极和漏极的导电类型与阱的导电类型相反；在漏极中形成离子注入区，且离子注入区的导电类型与漏极的导电类型相反。
[0037]上述制作方法中，由于离子注入区的导电类型与漏极的导电类型相反，因此离子注入区能够降低漏极中掺杂浓度，使得漏极和半导体基体之间的载流子和中性原子发生碰撞电离的几率增大，从而减少漏极和半导体基体之间发生雪崩击穿所需的反向电压，并使得高电场强度区域从栅极结构下方的区域向漏极和半导体基体之间区域转移，进而降低了ESD器件的开启电压，使其满足半导体集成电路对静电防护能力的需求。同时，该制作方法仅需要在现有制作方法中增加在漏极中形成离子注入区的工艺，工艺简单、易行，且该制作过程中不需要增加掩膜及其他成本。
[0038]下面将更详细地描述本申请所提供的ESD器件的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
[0039]首先，提供半导体基体。该半导体基体可以为单晶硅或绝缘体上硅等，且该半导体基体可以预先形成一些器件，例如隔离沟槽等。作为示例，在该实施方式中半导体基体可以为单晶硅。
[0040]然后，在半导体基体中形成阱。可选地，形成阱的步骤可以包括:首先，在半导体基体的表面上形成氧化物层，以避免后续离子注入工艺对半导体基体的损害；然后，进行离子注入以在半导体基体中形成阱。
[0041]上述氧化物层可以为Si02等，形成氧化物层的工艺可以为化学气相沉积或溅射等，其具体工艺参数可以参照现有技术，在此不再赘述。上述离子注入的工艺参数(例如注入离子的种类、注入离子的剂量及能量等)可以根据欲形成阱的导电类型及深度等进行设定。举例而言，阱为P阱，注入离子为硼离子，注入离子的剂量为1.0E13?3.0E13atoms/cm2,注入离子的能量为100?ΙΟΟΟΕν。
[0042]接下来，在阱的表面上形成栅极结构。该栅极结构包括依次设置于半导体基体的表面上的栅氧化物层和栅极，以及设置于栅氧化物层和栅极的侧壁上的侧壁层。形成栅极结构的方法可以参照现有技术进行。在一种可选地实施方式中，形成栅极结构的步骤包括:首先，在半导体基体的表面上沉积栅氧化物预备层和预备栅极；然后，刻蚀栅氧化物预备层和预备栅极，以形成栅氧化物层和栅极；最后，在栅氧化物层和栅极的侧壁上形成侧壁层。
[0043]接下来，在阱中栅极结构的一侧形成源极，在阱中栅极结构的另一侧形成漏极，且源极和漏极的导电类型与阱的导电类型相反。该步骤中，源极和漏极通过离子注入工艺形成。离子注入的工艺参数可以根据欲形成源极和漏极的导电类型及深度等进行设定。可选地，离子注入的步骤中，注入离子的剂量为3.0E13?8.0E13atomS/cm2，注入离子的能量为40 ?80KeVo
[0044]最后，在漏极中形成离子注入区，且离子注入区的导电类型与漏极的导电类型相反。在该步骤中，注入离子的种类可以根据所形成离子注入区的导电类型和半导体基体的种类进行设置。当半导体基体为单晶硅，阱为P阱，源极和栅极的导电类型为N型时，离子注入区的导电类型为P型，注入离子为N型离子，优选为磷离子或砷离子。当半导体基体为单晶硅，阱为N阱，源极和栅极的导电类型为P型时，离子注入区的导电类型为N型，注入离子为P型离子，优选为硼离子。
[0045]同时，上注入离子的剂量和能量可以根据实际工艺需求进行设定。在一种可选的实施方式中，注入离子的剂量为1E+14?lE+15atoms/cm2，注入离子的能量为40?80KeV。
[0046]本领域的技术人员还应当知晓，该制作方法还包括形成金属硅化物、接触金属层和互连层的步骤。其具体工艺可以参照现有技术，在此不再赘述。
[0047]同时，本申请还提供了一种EEPR0M，包括ESD器件，其中ESD器件为本申请提供的上述ESD器件。该EEPROM中ESD器件的开启电压得以降低，使ESD器件满足EEPROM对静电防护能力的需求，进而提高了 EEPROM的性能。
[0048]从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果:本申请提供了一种包括半导体基体、设置于半导体基体中的阱、设置于阱的表面上的栅极结构、设置于阱中栅极结构的一侧的源极、设置于阱中栅极结构的另一侧的漏极以及设置于漏极中的离子注入区的ESD器件。由于离子注入区的导电类型与漏极的导电类型相反，因此离子注入区能够降低漏极中掺杂浓度，使得漏极和半导体基体之间的载流子和中性原子发生碰撞电离的几率增大，从而减少漏极和半导体基体之间发生雪崩击穿所需的反向电压，并使得高电场强度区域从栅极结构下方的区域向漏极和半导体基体之间的区域转移，进而降低了ESD器件的开启电压，使其满足半导体集成电路对静电防护能力的需求。同时，该ESD器件仅通过在现有ESD器件的漏极中增加离子注入区形成，使其制作过程中不需要增加掩膜及其他成本。
[0049]以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
【主权项】
1.一种ESD器件，其特征在于，所述ESD器件包括: 半导体基体和设置于所述半导体基体中的阱； 栅极结构，设置于所述阱的表面上； 源极和漏极，所述源极设置于所述阱中并位于所述栅极结构的一侧，所述漏极设置于所述阱并位于所述栅极结构的另一侧，且所述源极和所述漏极的导电类型与所述阱的导电类型相反； 离子注入区，设置于所述漏极中，且所述离子注入区的导电类型与所述漏极的导电类型相反。2.根据权利要求1所述的ESD器件，其特征在于，所述离子注入区的高度与所述漏极的闻度相等。3.根据权利要求2所述的ESD器件，其特征在于，所述ESD器件包括多个所述栅极结构，且所述离子注入区位于相邻所述栅极结构之间的所述漏极的正中心。4.根据权利要求3所述的ESD器件，其特征在于，在所述栅极结构的延伸方向上所述离子注入区的一侧面与所述阱的一侧面之间的距离a > I μ m，且在所述源极和所述漏极的连接方向上所述离子注入区的一侧面与所述栅极结构的一侧面之间的距离b > I μπι。5.根据权利要求3所述的ESD器件，其特征在于，在所述源极和所述漏极的连接方向上所述离子注入区的两侧面之间的距离c彡0.6 μ m。6.根据权利要求1至5中任一项所述的ESD器件，其特征在于，所述阱为N阱，所述源极和所述栅极的导电类型为P型，所述离子注入区的导电类型为N型。7.根据权利要求6所述的ESD器件，其特征在于，所述半导体基体为单晶硅，所述离子注入区中的注入离子为磷离子或砷离子。8.根据权利要求1至5中任一项所述的ESD器件，其特征在于，所述离子注入区中注入离子的浓度为1E+13?lE+15atoms/cm3。9.一种ESD器件的制作方法，其特征在于，所述制作方法包括: 提供半导体基体； 在所述半导体基体中形成阱； 在所述阱的表面上形成栅极结构； 在所述阱中所述栅极结构的一侧形成源极，在所述阱中所述栅极结构的另一侧形成漏极，且所述源极和所述漏极的导电类型与所述阱的导电类型相反； 在所述漏极中形成离子注入区，且所述离子注入区的导电类型与所述漏极的导电类型相反。10.根据权利要求9所述的制作方法，其特征在于，所述制作方法还包括形成金属硅化物、接触金属层和互连层的步骤。11.一种EEPROM，包括ESD器件，其特征在于，所述ESD器件为权利要求1至8中任一项所述的ESD器件。
【专利摘要】本申请公开了一种ESD器件、ESD器件的制作方法及EEPROM。其中，该ESD器件包括：半导体基体和设置于半导体基体中的阱；栅极结构，设置于阱的表面上；源极和漏极，源极设置于阱中并位于栅极结构的一侧，漏极设置于阱中并位于栅极结构的另一侧，且源极和漏极的导电类型与阱的导电类型相反；离子注入区，设置于漏极中，且离子注入区的导电类型与漏极的导电类型相反。该离子注入区能够降低漏极中掺杂浓度，使得漏极和半导体基体之间的载流子和中性原子发生碰撞电离的几率增大，从而减少了漏极和半导体基体之间发生雪崩击穿所需的反向电压，进而降低了ESD器件的开启电压。
【IPC分类】H01L21/8247, H01L27/115, H01L27/02
【公开号】CN105514101
【申请号】CN201410542504
【发明人】王孝远, 郭兵, 金凤吉, 马燕春
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年4月20日
【申请日】2014年10月14日