横向高压半导体器件的耐高压结构的制作方法

文档序号:9752738阅读:567来源:国知局
横向高压半导体器件的耐高压结构的制作方法
【技术领域】
[0001]本发明实施例涉及半导体器件及集成电路领域,尤其涉及一种横向高压半导体器件的耐高压结构。
【背景技术】
[0002]横向高压半导体器件是功率集成电路中常用的器件,其可以承受高电压,具体是通过横向高压半导体器件中的耐高压结构实现的。耐高压结构的性能指标包括:击穿电压、导通电阻和可靠性,其击穿电压越大、导通电阻越小、可靠性越高则耐高压结构的性能越好。
[0003]图1所示是N型横向高压器件的耐高压结构的剖面示意图,主要包括:P型衬底
10、低压端30、高压端31、P型体区90、N型漂移区60、场氧化层2、介质层3。当高压端31承受高电位时,由N型漂移区60和P型衬底10组成的PN结(纵向PN结)、以及由N型漂移区60和P型体区90组成的PN结(横向PN结)都反向偏置,空间电荷区(耗尽层)展宽。空间电荷区内的电场强度越大,其分担的电压越高;空间电荷区展宽的宽度越大,其分担的电压越高;当空间电荷区之中任意一点的电场强度超过临界电场时,就会发生击穿,耐高压结构中的PN结的击穿电压越小,则耐高压结构越容易被击穿。
[0004]PN结的掺杂浓度越小,则PN结的击穿电压越大,所以现有技术为了提高纵向PN结的击穿电压,降低了 N型漂移区60中五族元素的掺杂浓度,此处不降低P型衬底10中三族元素的掺杂浓度是因为P型衬底10中三族元素的掺杂浓度本身就很低,降低P型衬底10中三族元素的掺杂浓度不能明显提高纵向PN结的击穿电压。由于半导体中同一种掺杂元素的掺杂浓度越大,半导体的导通电阻越小,则降低N型漂移区60中五族元素的掺杂浓度后会导致耐高压结构的导通电阻变大;另外,现有技术为了降低耐高压结构的导通电阻,通常采用提高N型漂移区60中五族元素的掺杂浓度的方法,但无疑又会导致纵向PN结的击穿电压变小。可见,现有技术中提高耐高压结构击穿电压和降低其导通电阻是相互矛盾的,击穿电压与导通电阻很难同时得到优化。

【发明内容】

[0005]本发明提供一种横向高压半导体器件的耐高压结构,以同时优化耐高压结构的击穿电压与导通电阻。
[0006]本发明的一个方面是提供一种横向高压半导体器件的耐高压结构,包括:
[0007]第一导电类型的半导体衬底;
[0008]第二导电类型的第一掺杂区、第二导电类型的第二掺杂区和第一导电类型的第三掺杂区,所述第三掺杂区、所述第一掺杂区和所述第二掺杂区均位于所述半导体衬底的表层,且所述第一掺杂区位于所述表层中部,所述第三掺杂区和所述第二掺杂区分别位于所述第一掺杂区的两侧,所述第二掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度;
[0009]低压端,与所述第三掺杂区相连;
[0010]高压端,与所述第二掺杂区相连;
[0011]场氧化层,位于所述低压端和所述高压端之间、所述第一掺杂区和所述第二掺杂区的上表面;
[0012]第一多晶娃,所述第一多晶娃位于所述场氧化层的上表面,所述第一掺杂区与所述第二掺杂区的交界面位于所述第一多晶硅的覆盖范围内;
[0013]和/或第一金属,所述第一金属位于介质层的上表面,所述介质层位于所述场氧化层、所述高压端和所述低压端的上表面,所述第一掺杂区与所述第二掺杂区的交界面位于所述第一金属的覆盖范围内;
[0014]其中,所述第一多晶娃和所述第一金属的横向宽度均小于所述场氧化层的横向宽度,且分别在2?10微米范围内。
[0015]本发明提供的横向高压半导体器件的耐高压结构,通过提高半导体中同一种掺杂元素的掺杂浓度,降低了耐高压结构的导通电阻,同时通过第二掺杂区指向第一多晶硅和/或第一金属的垂直方向的电力线,以及由第一多晶娃和/或第一金属指向第一掺杂区的垂直方向的电力线,使耐高压结构内部整体的电场分布较均匀,提高了耐高压结构的击穿电压,同时优化了耐高压结构的击穿电压与导通电阻。
【附图说明】
[0016]图1为【背景技术】中的横向高压半导体器件的耐高压结构的结构图;
[0017]图2为本发明实施例提供的横向高压半导体器件的耐高压结构的结构图;
[0018]图3为本发明另一实施例提供的横向高压半导体器件的耐高压结构的结构图;
[0019]图4为本发明另一实施例提供的横向高压半导体器件的耐高压结构的结构图;
[0020]图5为本发明另一实施例提供的横向高压半导体器件的耐高压结构的结构图;
[0021]图6为本发明另一实施例提供的横向高压半导体器件的耐高压结构的结构图。
【具体实施方式】
[0022]图2为本发明实施例提供的横向高压半导体器件的耐高压结构的结构图。如图2所示,本发明实施例提供的横向高压半导体器件的耐高压结构包括:第一导电类型的半导体衬底I ;第二导电类型的第一掺杂区6、第二导电类型的第二掺杂区7和第一导电类型的第三掺杂区9,所述第三掺杂区9、所述第一掺杂区6和所述第二掺杂区7均位于所述半导体衬底I的表层,且所述第一掺杂区6位于所述表层中部,所述第三掺杂区9和所述第二掺杂区7分别位于所述第一掺杂区6的两侧,所述第二掺杂区7的掺杂浓度大于所述第一掺杂区6的掺杂浓度;低压端30,与所述第三掺杂区9相连;高压端31,与所述第二掺杂区7相连;场氧化层2,位于所述低压端30和所述高压端31之间、所述第一掺杂区6和所述第二掺杂区7的上表面;第一多晶娃11,所述第一多晶娃11位于所述场氧化层2的上表面,所述第一掺杂区6与所述第二掺杂区7的交界面位于所述第一多晶硅11的覆盖范围内;和/或第一金属21,所述第一金属21位于介质层3的上表面,所述介质层3位于所述场氧化层
2、所述高压端31和所述低压端30的上表面,所述第一掺杂区6与所述第二掺杂区7的交界面位于所述第一金属21的覆盖范围内,其中,所述第一多晶硅11和所述第一金属21的横向宽度均小于所述场氧化层2的横向宽度,且分别在2?10微米范围内。
[0023]所述第一导电类型为N型,所述第二导电类型为P型;或者所述第一导电类型为P型,所述第二导电类型为N型。
[0024]若所述第一导电类型为N型,则所述高压端31连接负的高电位;若所述第一导电类型为P型,则所述高压端31连接正的高电位。
[0025]本发明实施例中,半导体衬底I和第三掺杂区9具有相同的导电类型,第一掺杂区6和第二掺杂区7具有相同的导电类型。若半导体衬底I和第三掺杂区9为P型,第一掺杂区6和第二掺杂区7为N型,则高压端31连接正的高电位;若半导体衬底I和第三掺杂区9为N型,第一掺杂区6和第二掺杂区7为P型,则高压端31连接负的高电位,目的是使第一掺杂区6和第三掺杂区9组成的PN结反向偏置,第一掺杂区6和半导体衬底I组成的PN结反向偏置。
[0026]本发明实施例以半导体衬底I和第三掺杂区9为P型,第一掺杂区6和第二掺杂区7为N型,高压端31连接正的高电位为例,此时,第三掺杂区9相当于图1中的P型体区90,第一掺杂区6相当于图1中的N型漂移区60,半导体衬底I相当于图1中的P型衬底10,相比于现有技术中图1所示的耐高压结构,本发明实施例提供的耐高压结构增加了第二掺杂区7、第一多晶硅11和/或第一金属21,第二掺杂区7具体可以是在N型漂移区60的基础上,将N型漂移区60的一部分注入更多的五族元素,被注入更多五族元素的部分构成第二掺杂区7,即第二掺杂区7中五族元素的掺杂浓度大于第一掺杂区6中五族元素的掺杂浓度,相当于提高了 N型漂移区60的掺杂浓度,由于半导体中同一种掺杂元素的掺杂浓度越大,半导体的导通电阻越小,则本发明实施例中的耐高压结构相比于现有技术图1中的耐高压结构减小了导通电阻。
[0027]由于高压端31连接正的高电位,则第二掺杂区7的电位比第一掺杂区6的电位高,电力线方向由第二掺杂区7指向第一掺杂区6,由于半导体器件中的掺杂区都是采用高温扩散离子源这种工艺方式形成的,所以第二掺杂区7和第一掺杂区6的交界面呈弧面,使第二掺杂区7指向第一掺杂区6的电力线分布不均匀,而是集中于该交界面,导致该交界面位置的电场强度较大。为了使第二掺杂区7指向第一掺杂区6的电力线分布均匀,在场氧化层2的上表面设置了第一多晶硅11和/或第一金属21,且所述第一掺杂区6与所述第二掺杂区7的交界面位于所述第一多晶硅11的覆盖范围内,第一金属21位于介质层3的上表面,所述介质层3位于所述场氧化层2的上表面,所述第一掺杂区6与所述第二掺杂区7的交界面位于所述第一金属21的覆盖范围内;所述第一多晶硅11和所述第一金属21的横向宽度均小于所述场氧化层2的横向宽度,且分别在2?10微米范围内。由于第一多晶石圭11和/或第一金属21为导体,在第二掺杂区7指向第一掺杂区6的电场中产生电场感应,使第一多晶硅11和/或第一金属21存在电位且为等势体,其电位值小于交界面处第二掺杂区7的电位、大于交界面处第一掺杂区6的电位,因此存在由第二掺杂区7指向第一多晶石圭11和/或第一金属21的垂直方向的电力线,以及由第一多晶娃11和/或第一金属21指向第一掺杂区6的垂直方向的电力线,有效降低了交界面位置的电场强度,使耐高压结构内部整体的电场分布较均匀,提高了耐高压结构的击穿电压。
[0028]同理,若半导体衬底I和第三掺杂区9为N型,第一掺杂区6和第二掺杂区7为P型,高压端31连接负的高电位,同样可在降低导通电阻的同时提高击穿电压,此处不再赘述。
[0029]本发明实施例通过提高半导体中同一种掺杂元素的掺杂浓度,降低了耐高压结构的导通电阻,同时通过第二掺杂区指向第一多晶硅和/或第一金属的垂直方向的电力线,以及由第一多晶娃和/或第一金属指向第一掺杂区的垂直方向的电力线,使耐高压结构内部整体的电场分布较均匀,提高了耐高压结构的击穿电压,同时优化了耐高压结构的击穿电压与导通电阻。
[0030]图3为本发明另一实施例提供的横向高压半导体器件的耐高压结构的结构图。如图3所示,在图2的基础上,耐高压结构还包括第二导电类型的第四掺杂区8,第四掺杂区8位于所述第二掺杂区7的下方,所述第四掺杂区8的横向宽度大于所述第二掺杂区7的横向宽度、小于所述第一掺杂区6和所述第二掺杂区7的横向宽度之和,第四掺杂区8的掺杂浓度小于
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1