半导体结构和测试结构的形成方法、测试方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种半导体结构和测试结构的形成方法、测试方法。
【背景技术】
[0002]随着半导体技术的不断发展，半导体器件的尺寸逐渐缩小，晶体管的性能也受到影响。为了进一步提高晶体管的性能，应力工程被引入晶体管的制程中。对晶体管的沟道区域施加压应力可以提高沟道区域内的空穴迁移率，而对晶体管的沟道区域施加张应力，则可以提高沟道区域内的电子迁移率。
[0003]由于电子在单晶硅中的迁移率大于空穴的迁移率，所以，现有技术通常通过应力工程提高PMOS晶体管的空穴迁移率，以使得PMOS晶体管的载流子迁移率与NMOS晶体管的载流子迁移率匹配。一般通过采用应力材料形成PMOS晶体管的源极和漏极，以对PMOS晶体管的沟道区域施加压应力，从而提高所述PMOS晶体管的沟道区域内的空穴迁移率。具体包括:在PMOS晶体管的栅极结构两侧的半导体衬底内形成凹槽，然后再在所述凹槽内填充应力材料作为PMOS晶体管的源极和漏极。所述应力材料的晶格常数大于半导体衬底沟道区域的晶格常数，从而会对PMOS晶体管的沟道区域施加压应力。所述PMOS晶体管采用的应力材料一般为SiGe。现有技术也可以采用SiC作为NMOS晶体管的源极和漏极，进一步提高NMOS晶体管的载流子迁移率。
[0004]但是，目前采用上述方法形成的晶体管的源极和漏极内具有较多缺陷，影响晶体管的性能。
【发明内容】
[0005]本发明解决的问题是提供一种半导体结构和测试结构的形成方法和测试方法，提闻晶体管的性能。
[0006]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供半导体衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部表面具有非晶层；对所述非晶层进行退火处理，使所述非晶层变为晶体层；在所述凹槽内的晶体层表面形成填充满所述凹槽的应力层。
[0007]可选的，所述退火处理为毫秒级退火工艺。
[0008]可选的，所述退火处理包括:尖峰退火或激光退火工艺。
[0009]可选的，所述退火处理的温度为800°C?1200°C，所述退火处理在N2、Ar或H2中的一种或几种气体氛围中进行，所述气体的流量为0.1slm?lOOslm。
[0010]可选的，所述应力层的材料为SiGe或SiC。
[0011]可选的，所述应力层包括位于凹槽内壁表面的种子层、位于种子层表面填充满凹槽的体层、位于种子层和体层表面的盖帽层。
[0012]可选的，所述种子层的厚度为20nm?30nm。
[0013]可选的，所述盖帽层的厚度为1nm?20nm。
[0014]可选的，所述体层内具有N型或P型掺杂离子，所述体层内的N型或P型掺杂离子的掺杂浓度为lE19atom/cm3?lE21atom/cm3 ;所述盖帽层内具有N型或P型掺杂离子,所述盖帽层内的N型或P型掺杂离子的掺杂浓度为lE19atom/cm3?lE21atom/cm3。
[0015]可选的，采用选择性外延工艺形成所述应力层。
[0016]可选的，所述选择性外延工艺采用的外延气体包括锗源气体、硅源气体、HCl和H2,其中，锗源气体为GeH4，硅源气体包括SiH4或SiH2Cl2，锗源气体、硅源气体和HCl的气体流量为Isccm?lOOOsccm，H2的流量为0.1slm?50slm，所述选择性外延工艺的温度为500°C?800°C，压强为ITorr?lOOTorr，所述外延气体还包括掺杂气体，所述掺杂气体包括B2H6,所述掺杂气体的流量为Isccm?lOOOsccm。
[0017]可选的,所述选择性外延工艺米用的外延气体包括娃源气体、碳源气体、HCl和H2,其中，碳源气体包括CH4,硅源气体包括SiH4或SiH2Cl2,碳源气体、硅源气体和HCl的气体流量为Isccm?lOOOsccm，H2的流量为0.1slm?50slm，所述选择性外延工艺的温度为500°C?800°C，压强为ITorr?lOOTorr，所述外延气体还包括掺杂气体，所述掺杂气体包括PH3,所述掺杂气体的流量为Isccm?lOOOsccm。
[0018]可选的，所述半导体衬底表面具有凸起的鳍部，所述栅极结构横跨所述鳍部，所述凹槽形成于栅极结构两侧的鳍部内。
[0019]可选的，所述凹槽具有与半导体衬底垂直的侧壁。
[0020]可选的，采用干法刻蚀工艺形成所述凹槽。
[0021]可选的，所述凹槽具有Σ形侧壁。
[0022]可选的，在形成所述凹槽之前，对所述栅极结构两侧的半导体衬底进行轻掺杂离子注入，形成轻掺杂区。
[0023]可选的，所述凹槽底部具有部分轻掺杂区。
[0024]为解决上述问题，本发明的技术方案还提供一种测试结构的形成方法，包括:提供半导体衬底和测试衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部表面具有非晶层；在形成所述凹槽的同时，采用与形成凹槽相同的工艺，对测试衬底表面进行处理，在测试衬底表面也形成非晶层；对所述凹槽底部以及测试衬底表面的非晶层进行退火处理，使所述非晶层变为晶体层；在所述凹槽底部和测试衬底表面的晶体层上同时形成应力层。
[0025]为解决上述问题，本发明的技术方案还提供一种测试方法，包括:提供测试结构，所述测试结构包括:半导体衬底和测试衬底、位于所述半导体衬底上的栅极结构、位于所述栅极结构两侧的半导体衬底内的凹槽、位于所述凹槽底部表面和测试衬底表面的晶体层、位于所述凹槽底部表面的晶体层以及测试衬底表面的晶体层上的应力层；通过测试所述测试衬底上的应力层的质量，获得凹槽内的应力层质量的信息。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]本发明的技术方案中，在半导体衬底上形成栅极结构之后，在栅极结构两侧的半导体衬底内形成凹槽，所述凹槽底部具有非晶层，然后通过退火处理，使所述非晶层转变为晶体层，然后再在所述凹槽内形成应力层。由于形成所述凹槽过程会对凹槽底部造成损伤，使得所述凹槽底部具有非晶层，直接在所述非晶层表面形成应力层，会使得所述应力层的沉积质量较差，从而影响形成的晶体管的性能。对所述非晶层进行退火处理，可以修复所述非晶层内的缺陷，从而使所述非晶层转变为晶体层，所述晶体层表面没有缺陷，从而可以提高后续在所晶体层表面形成的应力层的性质，提高最终形成的晶体管的性能。
[0028]进一步，所述退火处理采用毫秒级退火工艺，与炉管退火等需要较长时间的退火工艺相比，所述退火处理采用的毫秒级退火工艺时间较短，可以避免在退火过程中，半导体衬底内的阱区或者掺杂区内的掺杂离子发生扩散，对最终形成的晶体管的性能造成影响。
[0029]本发明的技术方案中还提供一种测试结构的形成方法，对所述测试衬底以及栅极结构两侧的半导体衬底进行相同的工艺处理，使所述测试衬底上的晶体层、应力层与半导体衬底上的凹槽内的晶体层、应力层同时且采用同样的工艺形成，从而可以通过所述测试衬底上的应力层质量反映凹槽内的应力层的质量。
[0030]本发明的技术方案还提供一种采用上述测试结构进行的测试方法，所述测试衬底上的晶体层、应力层与半导体衬底上的凹槽内的晶体层、应力层同时且采用同样的工艺形成，可以通过所述测试衬底上的应力层质量反映凹槽内的应力层的质量。并且，由于所述测试衬底面积较大且为平面结构，比较容易对所述应力层的沉积质量进行检测，通过测试所述测试衬底上的应力层的质量，获得凹槽内的应力层质量的信息。
【附图说明】
[0031]图1至图12是本发明的实施例的半导体结构的形成过程的结构示意图。
【具体实施方式】
[0032]如【背景技术】中所述，现有技术形成的晶体管的性能有待进一步的提高。
[0033]研究发现，现有技术在形成所述栅极结构两侧的凹槽之前，会对栅极结构两侧的半导体衬底进行轻掺杂离子注入，所述轻掺杂离子注入会在半导体衬底内造成损伤，形成非晶结构。对于鳍式场效应晶体管，所述栅极结构两侧的凹槽深度一般小于轻掺杂离子注入的深度，虽然所述凹槽的深度较小，但是由于鳍式场效应晶体管的沟道宽度较大，后续在所述凹槽内形成的应力层能够对沟道区域提供足够的应力。由于鳍式场效应晶体管的栅极结构两侧的凹槽深度小于轻掺杂离子注入的深度，所述凹槽底部会具有部分轻掺杂注入区，从而使得所述凹槽底部具有非晶层。并且，鳍式场效应晶体管的栅极结构两侧的凹槽一般采用干法刻蚀工艺形成，所述干法刻蚀工艺在刻蚀过程中，也会对凹槽底部造成损伤，从而使得所述凹槽底部具有非晶层。
[0034]由于非晶层没有完整的晶格结构，具有较多的缺陷，后续在所述凹槽内形成应力层，所述应力层的沉积质量会较差，进而影响形成的晶体管的性能。
[0035]本发明的实施例中，在栅极结构两侧的半导体衬底内形成凹槽之后，进行退火处理，修复所述凹槽底部的非晶层内的缺陷，从而使所述非晶层转变为晶体层，然后再在所述凹槽内形成应力层，从而可以提高所述应力层的沉积质量，进而提高形成的晶体管的性能。
[0036]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0037]请参考图1，提供半导体衬底100。
[0038]所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶石圭。
[0039]本实施例中，待形成的晶体管为鳍式场效应晶体管，所以所述半导体衬底100表面还具有鳍部110。可以直接刻蚀平面的