一种薄膜晶体管阵列基板及其制备方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管阵列基板及其制备方法、显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display，简称TFT-1XD)具有体积小、功耗低、无辐射等特点。背沟道刻蚀(Back Channel Etching, BCE)工艺通常用于制备显示装置的薄膜晶体管液晶阵列基板。然而，制备过程需要对BCE刻蚀有精确控制，才能确保不会有源/漏材料残余留在有源层上面，同时才能确保有源层的过刻不会使有源层的完整性受到破坏。
[0003]另外，在BCE结构下，源/漏电极中的金属离子容易扩散至有源层中，从而影响TFT性能。
【发明内容】
[0004]本发明提供一种薄膜晶体管阵列基板的制备方法，包括以下步骤:
[0005]使用锌靶在含氧气和氮气溅射反应室环境下形成有源层；以及在所述有源层上，使用所述锌靶在所述溅射反应室含有氧气或者氮气的环境下使用溅射工艺形成源/漏缓冲层。
[0006]可选地，还包括在所述源/漏缓冲层上形成源/漏电极层，以及在所述源/漏电极层上形成源/漏覆盖层。
[0007]可选地，还包括使用所述锌靶在含有氧气或者氮气的环境下形成所述源/漏缓冲层。
[0008]可选地，还包括使用铜锰合金、氧化铟锌(IZO)、氧化镓锌(GZO)、氧化铝锌(AZO)材料中的至少一种来形成所述源/漏覆盖层。
[0009]可选地，在所述溅射反应室使用同一所述锌靶形成所述有源层、所述源/漏缓冲层、所述源/漏覆盖层。
[0010]可选地，还包括在所述源/漏覆盖层和所述有源层中的沟道区形成第一绝缘层，在所述第一绝缘层和所述漏覆盖层中形成过孔，以及在所述过孔中形成像素电极电性连接所述漏电极层。
[0011]可选地，还包括形成栅极结构，以及在所述栅极结构和所述有源层之间形成第二绝缘层。
[0012]可选地，所述栅极结构是用于底栅结构、顶栅结构、或双栅结构的阵列基板中。
[0013]本发明还提供一种薄膜晶体管阵列基板，包括:
[0014]有源层和源/漏缓冲层，其中，所述源/漏缓冲层位于所述有源层上并和所述有源层接触，所述有源层由锌氧氮化合物构成，以及所述源/漏缓冲层由锌氧化物或者锌氮化物构成。
[0015]可选地，还包括位于所述源/漏缓冲层上的源/漏电极层，以及位于所述源/漏电极层上的源/漏覆盖层。
[0016]可选地，所述源/漏覆盖层由锌氧化物或者锌氮化物构成。
[0017]可选地，所述源/漏缓冲层和所述源/漏覆盖层由同样的材料构成。
[0018]可选地，所述源/漏覆盖层由铜锰合金、氧化铟锌(IZO)、氧化镓锌(GZO)、氧化铝锌(AZO)材料中的至少一种来构成。
[0019]可选地，还包括位于所述源/漏覆盖层和所述有源层中的沟道区上的第一绝缘层，以及通过过孔电连接所述漏电极层的像素电极。
[0020]可选地，还包括第一栅极结构，以及位于所述第一栅极结构和所述有源层之间的第二绝缘层。
[0021]可选地，所述第一栅极结构位于基板和所述有源层的沟道区之间。
[0022]可选地，还包括第二栅极结构位于所述有源层的所述沟道区的上方。
[0023]可选地，所述第一栅极结构位于所述有源层的沟道区的上方。
[0024]可选地，所述第一栅极结构的所述源/漏电极层位于基板和所述有源层之间。
[0025]可选地，所述源/漏电极层位于所述有源层上方。
[0026]本发明还提供一种显示装置，所述显示装置包括上述的薄膜晶体管阵列基板。
[0027]本发明具有以下有益效果:
[0028]本发明提供的薄膜晶体管阵列基板及其制备方法、显示装置，使用锌靶在含氧气和氮气溅射反应室环境下形成有源层；以及在所述有源层上，使用所述锌靶在所述溅射反应室含有氧气或者氮气的环境下使用溅射工艺形成源/漏缓冲层。这样通过使用同一靶材不同制备环境来制备薄膜晶体管阵列基板，减少了制备的工艺步骤，缩短了制备时间，节约了制备成本。
【附图说明】
[0029]图1为本发明实施例一提供的薄膜晶体管阵列基板的结构示意图；
[0030]图2为本发明实施例二提供的薄膜晶体管阵列基板的结构示意图；
[0031]图3为本发明实施例三提供的薄膜晶体管阵列基板的结构示意图；
[0032]图4为本发明实施例四提供的薄膜晶体管阵列基板的结构示意图。
【具体实施方式】
[0033]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。在可能的情况下，附图中的各个部分提到的相同或相似的部分将采用相同的附图标记。
[0034]图1为本发明实施例一提供的薄膜晶体管阵列基板的结构示意图。本实施例中的薄膜晶体管阵列基板可适用于底栅型薄膜晶体管。
[0035]如图1所示，阵列基板100包括:基板110、栅极结构120、第一绝缘层130、有源层140、源极结构107、漏极结构108、第二绝缘层160、第三绝缘层170、像素电极180。需要说明的是，图示阵列基板100中的一个或多个层结构或者其他部件可以根据不同的实施例而省略，而其他可能的层结构或者其他部件可以根据不同的实施例而增加到阵列基板中。
[0036]基板110可使用光学透明的基片。例如，基板110包括玻璃、石英、和塑料。基板110也可以是柔性基板，比如由聚合物制成。
[0037]在基板110的部分表面上可形成栅极结构120。栅极结构120包括栅缓冲层122、栅电极层124、栅覆盖层126。栅电极层124位于栅缓冲层122和栅覆盖层126之间。栅覆盖层126位于栅电极层124的上方。栅缓冲层122的厚度约为100纳米或更小，例如，约20纳米至约100纳米。
[0038]栅缓冲层122、栅电极层124和栅覆盖层126可以由同样的或不同样的导电材料构成。这样的导电性材料包括:金属材料和透明导电材料。其中，金属材料包括一种或多种金属中的铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、镍(Ni)、钨(W),金(Au)、钯(Pd)、铀(Pt)、铬(Cr)、钕(Nd)、锌(Zn)、钴(Co)和锰(Mn)。透明导电材料包括一种或多种材料中的铟锡氧化物(ITO)、铟锌氧化物(IZO)和铝掺杂的氧化锌(AZO)。
[0039]栅缓冲层122、栅电极层124、栅覆盖层126可各自提供不同的物理性质。例如，栅电极层124可以为金属铜，而栅缓冲层122可用以增强栅电极层124和基板110之间的粘合性。同时，栅覆盖层126可用作金属扩散阻挡层，以防止栅电极层124中的铜扩散至有源层 140。
[0040]本实施例中，可选地，栅缓冲层122和栅覆盖层126中的一个或两个可以省略而不包括在所披露的阵列基板中。
[0041]第一绝缘层130可形成于栅极结构120和基板110的部分表面上。第一绝缘层130可以是栅绝缘层。第一绝缘层130可以由绝缘的材料构成，如氮化硅(SiNx)、氧化硅(S1x)、硅氮氧化物(S1xNy)、氧化铝(AlOx)、氧化钇(Y2O3)、氧化給(HfOx)、氧化锆(ZrOx)、铝氮化物(AlNx)、氧氮化铝(ALNO)、氧化钛(T1x)、钛酸钡(BaT13)和钛酸铅(PbT13)。
[0042]有源层140覆盖栅极结构120。有源层140中具有沟道区140c位于栅极结构120的上方并且位于随后形成的源和漏极结构之间。本实施例中，有源层140可以由氮氧化物材料如ZnON构成。
[0043]在有源层140的两侧，可形成源极结构107和漏极结构108从而暴露有源层140中的沟道区140c。换言之，沟道区140c是位于源极结构107和漏极结构108之间的有源层部分。
[0044]源极结构107可包括源缓冲层151、源电极层1