互补的sonos集成到cmos中的流程的制作方法
【专利说明】互补的SONOS集成到CMOS中的流程
[0001]相关申请的交叉引用
[0002]本申请根据35U.S.C.119(E)要求于2014年2月6日提交的申请序列号为61/936，506的美国临时专利申请和于2013年12月12日提交的申请序列号为61 /915，390的美国临时专利申请的优先权利益，以上两个美国临时专利申请通过引用并入本文。
技术领域
[0003]本公开总体上涉及半导体器件，并且更特别涉及包括嵌入式或一体成型硅-氧化物-氮化物-氧化物-半导体(SONOS)器件和金属-氧化物-半导体(MOS)器件的存储单元以及用于制作存储单元的方法。
[0004]背景
[0005]对于很多的应用，例如片上系统(SOC)架构，期望的是，基于MOS晶体管或器件和硅-氧化物-氮化物-氧化物-半导体(SONOS)晶体管或器件将逻辑器件和接口电路集成在单个芯片或基底上以创建非易失性存储器(NVM)。通常使用标准或者基线互补的金属氧化物半导体(CMOS)工艺流程来制作MOS器件。SONOS器件包括电荷捕获栅极叠层，其中，被存储的或者被捕获的电荷改变非易失性存储器件的阈值电压以存储例如逻辑I或O的信息。当试图在单个芯片或集成芯片(IC)上形成具有CMOS器件的互补的N型和P型SONOS器件时，在SOC架构中的这些不同的器件的集成具有挑战性并且变得更成问题。
[0006]概述
[0007]描述了将互补的SONOS器件集成到CMOS中的工艺流程的方法。方法开始于在包含P-SONOS区和N-SONOS区的基底上沉积硬掩膜(HM)。在若干实施例中，基底还包括MOS区，其中大量MOS器件将被形成并且HM被同时沉积在MOS区上。第一隧道掩膜(TlMM)被形成在HM上，使HM的第一部分暴露在N-SONOS区中；HM的第一部分被蚀刻，N型SONOS器件的沟道通过覆盖N-SONOS区的第一垫氧化层被注入并且第一 TUNM被去除;第二 TUNM被形成，使HM的第二部分暴露在P-SONOS区中；HM的第二部分被蚀刻，P型SONOS器件的沟道通过覆盖P-SONOS区的第二垫氧化层被注入并且第二TUNM被去除；第一垫氧化层和第二垫氧化层被同时蚀刻，并且HM被去除。
[0008]附图简述
[0009]根据下文的详细描述和根据下文提供的附图中以及所附权利要求，本发明的实施例将得到更充分地理解，在附图中:
[0010]图1是示出了用于制作包括互补的硅-氧化物-氮化物-氧化物-半导体(SONOS)器件和金属-氧化物-半导体(MOS)器件的存储单元的方法的实施例的流程图；
[0011]图2A-2S是示出了在根据图1的方法制作存储单元期间存储单元的部分的剖视图的框图；以及
[0012]图3是示出了用于制作包括互补的SONOS器件和金属-氧化物-半导体(MOS)器件的存储单元的方法的另一个实施例的流程图；以及
[0013]图4A-4J是示出了在根据图3的方法制作存储单元期间存储单元的部分的剖视图的框图；以及
[0014]图5是示出了在根据图1的方法或者图3的方法的可选实施例制作存储单元期间存储单元的部分的剖视图的框图。
[0015]详细描述
[0016]本文参考附图描述了将互补的硅-氧化物-氮化物-氧化物-半导体(CSONOS)集成到互补的金属-氧化物-半导体(CMOS)制作工艺或工艺流程以制造非易失性存储器(NVM)单元的方法的实施例。然而，可以在没有这些具体细节中的一个或多个的情况下或结合其它已知的方法、材料以及装置来实施特定的实施例。在下文的描述中，许多的具体细节(例如特定的材料、尺寸和工艺参数等)被阐述以提供对本发明的完全理解。在其他的实例中，公知的半导体设计和制造技术没有被特别详细地描述以避免不必要地模糊本发明。贯穿本说明书对“实施例(an embodiment)”的引用意味着结合该实施例描述的特定的特征、结构、材料或特性被包括在本发明的至少一个实施例中。因此，在贯穿本说明书的不同位置中出现的短语“在实施例中(in an embodiment)”不一定指的是本发明的同一实施例。此外，特定的特征、结构、材料或特性可以被以任意适当的方式组合在一个或多个实施例中。
[0017]如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是指一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
[0018]简言之，在一个实施例中，方法开始于在基底的表面上沉积硬掩膜(HM)，基底包括第一 S0N0S区和第二 S0N0S区，在基底中一对互补的S0N0S器件将被形成。第一隧道掩膜(TUNM)被形成在HM上，使HM的第一部分暴露于第二 S0N0S区中，HM的第一部分被蚀刻，以及关于第一 S0N0S器件的沟道被通过覆盖第二 S0N0S区的第一垫氧化层注入，在其之后第一TUNM被去除。接着，第二 TUNM被形成在HM上，使HM的第二部分暴露于第一 S0N0S区中，HM的第二部分被蚀刻，以及关于第二 S0N0S器件的沟道被通过覆盖第一 S0N0S区的第二垫氧化层注入，在其之后第二 TUNM被去除。最后，在第一 S0N0S区和第二 S0N0S区中的第一垫氧化层和第二垫氧化层被同时蚀刻，并且HM被去除。第一 S0N0S区和第二 S0N0S区具有相反类型的掺杂剂或者将被用相反类型的掺杂剂被掺杂。因此，尽管在下文示例性的实施例中第一 S0N0S区被描述为P-S0N0S区以及第二 S0N0S区被描述为N-S0N0S区，但将理解的是，在其他的实施例中，第一S0N0S区可以是N-S0N0S区以及第二S0N0S区可以是P-S0N0S区而不偏离本发明的范围。
[0019]CS0N0S器件可包括采用硅-氧化物-氮化物-氧化物-硅(S0N0S)或者金属-氧化物-氮化物-氧化物-硅(S0N0S)技术实现的器件或晶体管。
[0020]现在将参考图1和图2A到2S来详细地描述用于将CS0N0S集成或嵌入到CMOS工艺流程的方法的实施例。图1是示出了方法或工艺流程的实施例的流程图，在该方法或工艺流程中，在针对注入的CS0N0S和S0N0S阱和/或沟道形成隧道掩膜(TUNM)之前，硬掩膜被沉积在基底的表面上。图2A-2S是示出了在根据图1的方法制作存储单元200期间该存储单元200的部分的剖视图的框图，该存储单元200包括一对互补的SONOS器件和一对或若干MOS器件，MOS器件中的两个MOS器件被示出。在一个实施例中，该对MOS器件是一对互补的MOS(CMOS)器件。
[0021]参考图1和图2A，该过程开始于在晶片或基底204中形成若干隔离结构202(步骤102)。隔离结构202将被形成的存储单元与在基底204的邻接区(没有被示出)中被形成的存储单元相隔离和/或将在基底的SONOS区208中形成的该对互补的SONOS器件206a-206b彼此以及与在一个或多个邻接的MOS区212(仅其中的一个被示出)中形成的若干MOS器件210a-210b相隔离。
[0022]应注意的是，在示出的实施例中，该对互补的SONOS器件对包括在P-SONOS区208a中形成的P型SONOS器件(P-S0N0S 206a)以及在N-SONOS区208b中形成的N型SONOS器件(N-SONOS 206b)。提及的P型SONOS器件，其是指具有掺杂有P型受体掺杂剂(例如硼)的沟道区的器件。类似地，提及的N型SONOS器件，其是指具有掺杂N型供体掺杂剂(例如磷或砷)的沟道区的器件。
[0023]应注意的是，此若干MOS器件210a_210b可以包括在非易失性存储器(NVM)的核心中的低压场效应晶体管(LV-FET)和在NVM的输入/输出(I/O)电路中的高压场效应晶体管(HV-FET)两者。出于说明和简化附图的目的，M0S器件210a-210b被示出为包含在NVM的核心中的LV-FET 21Oa和在NVM的I/O电路中的HV-FET 210b。尽管在本附图中没有被示出，但将理解的是，MOS器件210a-210b可以是并且通常是在NVM的核心和/或I/O电路中的互补的一对CMOS的一半，所有的CMOS器件被连同该对CSONOS器件整体以及同时形成。
[0024]隔离结构202包括介电材料(例如氧化物或氮化物)，并且可以由任何常规技术(包括但不限于浅槽隔离(STI)或硅的局部氧化(LOCOS))来形成。基底204可以是由任何单晶体或者适合用于半导体器件制作的多晶体材料组成的矽晶圆(bulk wafer)，或者可以包括在基底上形成的合适的材料的顶部外延层。合适的材料包括但不限于硅、锗、硅-锗或者II1-V族化合物半导体材料。
[0025]垫氧化层214在NVM区208和MOS区212两者中的基底204的表面216上形成。垫氧化层214可以是有从大约10纳米(nm)到大约20nm厚度的二氧化娃(Si02)以及可以被通过热氧化工艺或原位水蒸汽生成(ISSG)生长。
[0026]再次参考图1和图2A，掺杂剂然后通过垫氧化层214被注入到基底204中以为将被在MOS区212中形成的MOS器件210a-210b中的一个或多个形成沟道218以及阱220(步骤104)。总之，这涉及若干独立的沉积、光刻、注入和剥离工艺以为在不同区(即NVM的核心或I/O电路)中形成的不同类型的器件注入阱和沟道。例如，为了执行在核心(核心M0S210a)中的N型MOS器件的阱和沟道注入，光刻胶层被采用标