一种晶圆级封装结构及其制造方法
【专利说明】
【技术领域】
[0001]本发明涉及半导体封装技术领域，尤其涉及一种晶圆级封装结构及其制造方法。【【背景技术】】
[0002]微机电系统MEMS(Micro_Electro Mechanical System)器件近些年成长迅速，从单一功能发展到多功能集成，目前已有多种6轴和9轴集成器件问世。从功能集成技术上来看，分为S0C(System On a Chip，系统单芯片)和SIP(System In a Package，系统级封装)两种。
[0003]SOC是通过FAB工艺将全部功能集成到单颗裸Die(芯片)上，可实现高密度、高速、降低功耗等性能，然而其带来开发周期长，芯片良率低等问题，由于不同MEMS功能的FAB工艺/材料不尽相同，所以往往只能通过摊大集成裸die的面积来排布，因而芯片面积也比单一功能芯片大。
[0004]SIP是将各种单一功能裸die(晶片)通过封装技术组装到一个封装体内实现集成，可分为并排(side by side)组装和堆叠组装，有开发周期短、芯片良率高等优势，然而并排组装有封装面积大(比SOC还要大)、集成度低等问题;堆叠组装可获得很小的封装面积，尤其是晶圆级封装，能大大提升封装效率和降低成本，极具发展潜力，但目前实现上下堆叠圆片之间的互连方式多为金属键合技术，这对圆片的设计、键合工艺和耐温性都有特殊要求，导致其适用范围有较大局限性。
[0005]因为，有必要提出一种改进的方案来克服上述问题。
【
【发明内容】
】
[0006]本发明的目的在于提供一种晶圆级封装结构及其制造方法，其可以以低成本/小封装面积方式实现多功能集成IC (集成电路)/MEMS器件的制造。
[0007]为了解决上述问题，根据本发明的一个方面，本发明提供一种晶圆级封装结构，其包括:堆叠圆片，其包括第一半导体圆片和第二半导体圆片，每个半导体圆片包括第一表面、与该第一表面相对的第二表面、集成于该半导体圆片上的多个半导体模块，各个半导体模块在半导体圆片的第一表面具有数个连接焊盘，第一半导体圆片的第一表面和第二半导体圆片的第一表面通过胶层键合，以形成第一半导体圆片和第二半导体圆片间的堆叠，其中，第一半导体圆片第一表面上的连接焊盘称为第一连接焊盘，第二半导体圆片第一表面上的连接焊盘称为第二连接焊盘;多个沟槽，其与第一连接焊盘和/或第二连接焊盘对应，并自所述第二半导体圆片的第二表面延伸至所述第二半导体圆片内；与所述多个沟槽分别对应的多个连接孔，其自对应的沟槽的底部贯穿至所述第一半导体圆片的第一表面;重分布层，其形成于所述第二半导体圆片的第二表面和/或所述沟槽上方，其包括与所述多个沟槽分别对应的多个重分布区，每个重分布区包括多个连接部和/或多个焊垫部，每个重分布区的连接部填充对应的连接孔。
[0008]进一步的，部分第一连接焊盘与部分第二连接焊盘对齐，与对齐的第一连接焊盘和第二连接焊盘对应的沟槽的底部暴露出对应的第二连接焊盘，与对齐的第一连接焊盘和第二连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿下方的第二连接焊盘、胶层以暴露出对齐的第一连接焊盘。
[0009]进一步的，部分对齐的第一连接焊盘和第二连接焊盘通过所述重分布区的连接部电连接;或所述重分布区的连接部将所述重分布区的焊垫部以及对齐的第一连接焊盘和第二连接焊盘电连接。
[0010]进一步的，部分第一连接焊盘无与之对齐的第二连接焊盘，与此部分第一连接焊盘对应的沟槽，其贯穿所述第二半导体圆片；与此部分第一连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿胶层以暴露出对应的第一连接焊盘;此部分第一连接焊盘通过所述重分布区的连接部与对应的焊垫部电连接。
[0011 ]进一步的，部分第二连接焊盘无与之对齐的第一连接焊盘，与此部分第二连接焊盘对应的沟槽的底部暴露出对应的第二连接焊盘;与此部分第二连接焊盘对应的连接孔自对应的沟槽的底部依次贯穿下方的第二连接焊盘、胶层，此部分第二连接焊盘通过所述重分布区的连接部与对应的焊垫部电连接。
[0012]进一步的，所述晶圆级封装结构还包括第一钝化层和/或第二钝化层，所述第一钝化层在重分布层下以覆盖形成有沟槽的第二半导体圆片的第二表面，所述连接孔还贯穿该第一钝化层;所述第二钝化层形成于所述重分布层上方以覆盖所述连接部，该第二钝化层具有暴露所述焊垫部的开口。
[0013]根据本发明的另一个方面，本发明提供一种晶圆级封装结构的制造方法，其包括:提供第一半导体圆片和第二半导体圆片，每个半导体圆片包括第一表面、与该第一表面相对的第二表面、集成于该半导体圆片上的多个半导体模块，各个半导体模块在半导体圆片的第一表面具有数个连接焊盘;通过胶层将第一半导体圆片的上表面和第二半导体圆片的上表面键合，以形成第一半导体圆片和第二半导体圆片间的堆叠，其中，第一半导体圆片第一表面上的连接焊盘称为第一连接焊盘，第二半导体圆片第一表面上的连接焊盘称为第二连接焊盘；自所述第二半导体圆片的第二表面的与第一连接焊盘和/或第二连接焊盘对应的位置开设多个沟槽，所述沟槽自所述第二半导体圆片的第二表面延伸至所述第二半导体圆片内；自所述沟槽的底部贯穿至所述第一半导体圆片的第一表面开设多个连接孔;和在第二半导体圆片的第二表面和/所述沟槽上方形成重分布层，其中其包括与所述多个沟槽分别对应的多个重分布区，每个重分布区包括多个连接部和/或多个焊垫部，每个重分布区的连接部填充对应的连接孔。
[0014]进一步的，部分第一连接焊盘与部分第二连接焊盘对齐，如果开设沟槽的位置对应着对齐的第一连接焊盘和第二连接焊盘，则此处开设的沟槽底部暴露出对应的第二连接焊盘;对应的连接孔自该沟槽的底部依次贯穿下方的第二连接焊盘、胶层以暴露出对齐的第一连接焊盘。
[0015]进一步的，部分第一连接焊盘无与之对齐的第二连接焊盘，如果开设沟槽的位置处对应第一连接焊盘且无第二连接焊盘，则此处开设的沟槽贯穿所述第二半导体圆片;对应的连接孔自该沟槽的底部依次贯穿胶层以暴露出对应的第一连接焊盘。
[0016]进一步的，部分第二连接焊盘无与之对齐的第一连接焊盘，如果开设沟槽的位置处对应第二连接焊盘且无第一连接焊盘，则此处开设的沟槽的底部暴露出对应的第二连接焊盘;对应的连接孔自该沟槽的底部依次贯穿下方的第二连接焊盘、胶层。
[0017]进一步的，所述晶圆级封装结构的制造方法，其还包括:在开设沟槽后且在开设连接孔前，形成覆盖第二半导体圆片的第二表面的第一钝化层，所述连接孔还贯穿所述第一钝化层;在重分布层上方形成第二钝化层，该第二钝化层覆盖所述连接部，且具有暴露各个焊垫部的开口。
[0018]进一步的，所述开设多个沟槽包括:在所述第二半导体圆片的第二表面上对应第一连接焊盘和/或第二连接焊盘的位置开设第一沟槽部，并在第一沟槽部的底部保留一定厚度的第二半导体圆片的本体材料;在第一沟槽部的底部继续蚀刻以去除第一沟槽部的底部剩余的第二半导体圆片的本体材料，从而得到第二沟槽部，第一沟槽部和第二沟槽部共同形成所述沟槽。
[0019]进一步的，第一半导体圆片和第二半导体圆片上集成的半导体模块为IC或MEMS器件。
[°02°]与现有技术相比，本发明采用广泛适用的圆片键合(adhesive bonding)和RDL(Re-Distribut1n Layer，重分布层)互连技术，以低成本/小封装面积方式实现多功能集成IC/MEMS器件的制造。
【【附图说明】】
[0021]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0022]图1为本发明中的晶圆级封装结构的制造方法在一个实施例中的流程示意图；
[0023]图2a_图2j为图1中的制造方法的各个步骤实施之后的晶圆级封装结构的结构示意图；
[0024]图3a_图3b为第一连接焊盘和第二连接焊盘的另外两种排布情况时所述晶圆级封装结构的结构示意图；
[0025]图4为所述重分布区只有连接部时所述晶圆级封装结构的结构示意图；
[0026]图5a_图5e为第二种沟槽形成方式时所述制造方法的各个步骤实施之后的晶圆级封装结构的结构示意图。
【【具体实施方式】】
[0027]本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
[0028]此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现