半导体器件的制作方法
【技术领域】
[0001]本发明涉及其中使用氧化物半导体的半导体器件及其制造方法。
【背景技术】
[0002]如在液晶显示器中典型见到的，在例如玻璃衬底等平板之上形成的薄膜晶体管使用非晶硅或多晶硅制造。使用非晶硅制造的薄膜晶体管具有低场效应迀移率，但可以在更大的玻璃衬底之上形成。相比之下，使用晶体硅制造的薄膜晶体管具有高场效应迀移率，但由于例如激光退火等结晶步骤，这样的晶体管不是一直适合在更大的玻璃衬底之上形成。
[0003]其中使用氧化物半导体的薄膜晶体管被制造并且应用于电子器件或光学器件的技术吸引注意力。例如，专利文件I和专利文件2公开一项技术，通过该技术薄膜晶体管使用氧化锌或In-Ga-Zn-O基氧化物半导体作为氧化物半导体膜制造，并且这样的晶体管用作图像显示器的开关元件或其类似物。
[0004][参考文献]
[0005][专利文件I]日本公开的专利申请号2007-123861
[0006][专利文件2]日本公开的专利申请号2007-096055
【发明内容】
[0007]这样的氧化物半导体的半导体特性受该氧化物半导体中的氧空位浓度显著影响。因此，为了抑制氧化物半导体的半导体特性中的变化，抑制氧化物半导体的氧化还原反应并且保持氧空位浓度是重要的。从而，湿气和氧进入氧化物半导体的混合通过在该氧化物半导体之上提供主要包括硅的氧化膜或氮化膜来防止。
[0008]然而，通过使用氧化硅膜或氮化硅膜，已经难以满意地防止湿气和氧混合进入氧化物半导体。另外，如果氧化硅膜或氮化硅膜的厚度增加以便防止湿气和氧的渗入，容易引起裂缝。
[0009]此外，存在当例如碱金属(L1、Cs、Na或其类似物)、碱土金属(Ca、Mg或其类似物)或另一个金属元素以及湿气和氧等杂质扩散进入氧化物半导体时，氧化物半导体的半导体特性改变的问题。
[0010]鉴于前面提到的问题，目的是防止例如湿气和氧等杂质混合进入氧化物半导体并且抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。另一个目的是提供具有高可靠性的半导体器件。
[0011]公开的本发明的一个实施例是半导体器件，其包括提供在具有绝缘表面的衬底之上的栅电极层、提供在该栅电极层之上的栅极绝缘膜、提供在该栅极绝缘膜之上的源电极和漏电极、提供在该源电极和漏电极之上的第一氧化物半导体层，以及提供在该源电极与漏电极和该第一氧化物半导体层之间的源区和漏区。在该半导体器件中，阻挡膜提供与该第一氧化物半导体层接触。
[0012]公开的本发明的另一个实施例是半导体器件，其包括提供在具有绝缘表面的衬底之上的栅电极层、提供在该栅电极层之上的栅极绝缘膜、提供在该栅电极层之上且该栅极绝缘膜插入其之间的第一氧化物半导体层、互相分开地提供在该第一氧化物半导体层之上的源区和漏区，提供在该源区之上并且与其接触的源电极以及提供在该漏区之上并且与其接触的漏电极。在该半导体器件中，阻挡膜提供与该第一氧化物半导体层接触。
[0013]公开的本发明的另一个实施例是半导体器件，其包括提供在具有绝缘表面的衬底之上的栅电极层、提供在该栅电极层之上的栅极绝缘膜、提供在该栅极绝缘膜之上的第一氧化物半导体层、提供在与该第一氧化物半导体层的沟道形成区重叠的区域中的沟道保护层、提供在该第一氧化物半导体层之上的源电极和漏电极，以及在该第一氧化物半导体层和该源电极与漏电极之间的源区和漏区。在该半导体器件中，阻挡膜提供与该沟道保护层接触。
[0014]在前面提到的结构中，阻挡膜包括氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜中的一个或多个。阻挡膜的厚度优选地大于或等于Inm并且小于或等于200nmo
[0015]另外，在前面提到的结构中，基底绝缘膜可提供在具有绝缘表面的衬底之上。该基底绝缘膜包括氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜中的一个或多个。
[0016]此外，在前面提到的结构中，栅极绝缘膜包括氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜中的一个或多个。
[0017]此外，在前面提到的结构中，沟道保护层包括氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜中的一个或多个。沟道保护层的厚度大于Onm并且小于或等于5nm。
[0018]在前面提到的结构中，源区和漏区是具有比第一氧化物半导体层更高电导率的第二氧化物半导体层。
[0019]可以在该说明书中使用的氧化物半导体的示例包括InM03(Zn0)m(m>0)。这里，“M”是从镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)和钴(Co)选择的金属元素或多个金属元素。例如，当M是Ga时，仅包括Ga，或除Ga外还包括上文的金属元素，例如M包括Ga和Na、Ga和Fe，或类似的。此外，在上文的氧化物半导体中，可包括例如Fe或Ni等的过渡金属元素或该过渡金属的氧化物作为除被包括作为M的元素之外的杂质元素。在该说明书中，在上文的氧化物半导体中，在一些情况下至少包括镓作为M的氧化物半导体称为In-Ga-Zn-O基氧化物半导体，并且使用该材料的薄膜称为In-Ga-Zn-O基非单晶膜。
[0020]注意在该说明书中术语“半导体器件”指一般来说可以通过利用半导体特性操作的器件，并且显示器、电光器件、半导体电路和电子器件被包括在该半导体器件的类别中。
[0021]根据本发明的实施例，具有对例如湿气和氧等杂质的高阻挡性质的膜用于防止例如湿气和氧等杂质混合进入氧化物半导体，使得可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。此外，可以提高半导体器件的可靠性。
【附图说明】
[0022]图1A是根据实施例1的半导体器件的平面图，并且图1B是沿图1A中的线A1-A2获取的剖视图；
[0023]图2A至2E图示根据实施例1的半导体器件的制造方法；
[0024]图3A至3C图示根据实施例1的半导体器件的制造方法；
[0025]图4A至4C图示根据实施例1的半导体器件的制造方法；
[0026] 图5A1和5A2与图5B1和5B2图示根据实施例1的半导体器件；
[0027 ]图6图示根据实施例1的半导体器件；
[0028]图7A是根据实施例2的半导体器件的平面图，并且图7B是沿图7A中的线A1-A2获取的剖视图；
[0029]图8A至SC图示根据实施例2的半导体器件的制造方法；
[0030]图9A和9B图示根据实施例2的半导体器件的制造方法；
[0031]图1OA至1C图示根据实施例2的半导体器件的制造方法；
[0032]图1IA是根据实施例3的半导体器件的平面图，并且图1IB是沿图1IA中的线A1-A2获取的剖视图；
[0033]图12A至12D图示根据实施例3的半导体器件的制造方法；
[0034]图13图示根据实施例6的半导体器件；
[0035]图14A和14B是每个图示半导体器件的框图；
[0036]图15图示信号线驱动电路的结构；
[0037]图16是图示信号线驱动电路的操作的时序图；
[0038]图17是图不彳目号线驱动电路的操作的时序图；
[0039]图18图示移位寄存器的结构；
[0040]图19图示在图18中图示的触发器的连接结构；
[0041]图20图示在根据实施例7的半导体器件中的像素的等效电路；
[0042]图21A至21C每个图示根据实施例7的半导体器件；
[0043]图22A1和22A2与图22B图示根据实施例5的半导体器件；
[0044]图23图示根据实施例5的半导体器件；
[0045]图24A和24B图示根据实施例7的半导体器件；
[0046]图25A和25B每个图示电子纸的使用模式的示例；
[0047]图26是电子纸阅读器的示例的外视图；
[0048]图27A是电视装置的示例的外视图并且图27B是数字相框的示例的外视图；
[0049]图28A和28B每个图示游艺机的示例；以及
[0050]图29A和29B每个图示移动电话的示例。
【具体实施方式】
[0051]实施例将参照附图描述。注意本发明不限于下文实施例中的说明，并且本发明的实施方式和细节可以采用各种方式改变而不偏离它的精神对于本领域内技术人员是明显的。此外，根据不同实施例的结构和方法可以用适当的组合实行。在下文描述的本发明的结构和方法中，相同的标号给予相同的部件或具有相似功能的部件，并且省略其重复说明。
[0052]在该说明书中，“膜”意思是在整个表面之上形成并且没有图案化的东西。“层”意思是用抗蚀剂掩模或其类似物图案化成期望形状的东西。“膜”和“层”之间的该区别是为了方便，并且在一些情况下使用它们而没有任何区别。同样关于堆叠层膜中的每层，在一些情况下使用“膜”和“层”而没有任何区别。
[0053]注意在本说明书中，例如“第一”、“第二”和“第三”等包括在术语中的数字为方便而给出以便辨别元件，不限制数目、设置和步骤的顺序。
[0054]实施例1
[0055]在该实施例中，半导体器件和其的制造方法参照图1A和1B、图2A至2E、图3A至3C、图4A至4C、图5A1、5A2、5B1和5B2与图6描述。
[0056]图1A和IB图示包括该实施例的薄膜晶体管的像素。图1A是平面图并且图1B是沿图1A中的线A1-A2获取的剖视图。
[0057]在图1A和IB中图示的薄膜晶体管150是所谓的反向交错薄膜晶体管。该薄膜晶体管150包括提供在衬底100之上的栅电极层101、覆盖该栅电极层101的栅极绝缘膜102、提供在该栅极绝缘膜102之上的氧化物半导体层107、提供在该氧化物半导体层107之上并且与其接触并且互相分开的一对氧化物半导体层Illa和111b，以及分别与该对氧化物半导体层11 Ia和11 Ib接触并且互相分开的一对导电层I 1a和110b。
[0058]氧化物半导体层107使用In-Ga-Zn-O基非单晶膜形成。另外，氧化物半导体层Illa和Illb(其使用具有比氧化物半导体层107更高电导率的In-Ga-Zn-O基非单晶膜形成)形成源区和漏区。此外，导电层11Oa和11Ob形成源电极层和漏电极层。起源电极和漏电极作用的导电层I 1a和I 1b(其互相分开形成)对应于互相分开形成的氧化物半导体层11 Ia和11 lb。即，导电层IlOa提供在氧化物半导体层Illa之上，并且导电层IlOb提供在氧化物半导体层Illb之上。此外，每层图案化成期望的形状。注意氧化物半导体层Illa和Illb也称为n+层。
[0059]在图1A和IB中图示的薄膜晶体管150是其中凹陷部分被包括在氧化物半导体层107中而它们置于形成源区和漏区的氧化物半导体层Illa和Illb之间的示例。这样的薄膜晶体管也称为沟道蚀刻型薄膜晶体管。
[0060]在图1B中，阻挡膜113提供在导电层IlOa和IlOb之上。另外，该阻挡膜113提供为与氧化物半导体层107的一部分接触。该阻挡膜113提供成以便防止例如有机物质和金属;湿气;氧；以及在气氛中飘浮的类似物等杂质进入，并且优选地是致密膜。对例如湿气和氧等杂质的阻挡性质通过使用致密膜的形成提高。该阻挡膜113可以使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成为具有单层或堆叠层。该阻挡膜113的厚度优选地大于或等于Inm并且小于或等于200nm。注意该阻挡膜113的性质可以由X射线反射计(XRR)、热吸收能谱(TDS)、俄歇电子能谱(AES)或二次离子质谱(SHlS)发现。
[0061]当具有对湿气和氧的高阻挡性质的膜在氧化物半导体层之上形成以覆盖氧化物半导体层时，可以防止湿气和氧混合进入氧化物半导体层。因此，可以抑制氧化物半导体层的氧化还原反应和氧空位浓度中的变化。此外，可以防止例如有机物质和金属等包括在气氛中或在基底材料中的杂质混合进入氧化物半导体层。因此，可以抑制在其中使用氧化物半导体的半导体器件的半导体特性中的变化。此外，可以提高半导体器件的可靠性。
[0062]在图1B中，在其中基底绝缘膜提供在衬底100和栅电极层101之间的情况下，该基底绝缘膜还可以使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜或其类似物形成为具有单层或堆叠层。当该基底绝缘膜使用致密膜形成时，可以防止湿气和氧从衬底100侧进入氧化物半导体层。另外，可以防止包括在衬底100中的杂质(例如碱金属(L1、Cs、Na或其类似物)、碱土金属(Ca、Mg或其类似物)或另一个金属元素等)进入氧化物半导体层。注意当半导体器件完成时，Na以小于或等于5 X 1019/cm3或优选地小于或等于I X 1018/cm3包括在氧化物半导体层107中。从而，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。因此，可以提高半导体器件的可靠性。
[0063]在图1A中图示的薄膜晶体管150可以应用于提供在由液晶显示器或电致发光(EL)显示器典型化的显示器的像素部分中的像素晶体管。因此，在图示的示例中，接触孔126提供在阻挡膜113中，像素电极层(透明导电层114)提供在阻挡膜113之上，并且该像素电极层(透明导电层114)和导电层IlOb通过提供在阻挡膜113中的该接触孔126互相连接。
[0064]如在图1A中图示的，薄膜晶体管150的源电极和漏电极中的一个具有U形(或旋转的C形或马蹄形)，并且环绕源电极和漏电极中的另一个。源电极和漏电极之间的距离保持几乎恒定。
[0065]薄膜晶体管150具有上文的形状，由此薄膜晶体管150的沟道宽度可以增加并且从而电流量增加。此外，电特性中的变化可以减少。此外，可以抑制在制造工艺中由于掩模图案的未对准引起的可靠性的降低。该实施例不限于该形状，并且薄膜晶体管150的源电极和漏电极中的一个不是必须具有U形。
[0066]接着，半导体器件的制造工艺的示例参照图2A至2E描述。
[0067]首先，栅电极层101在具有绝缘表面的衬底100之上形成，并且然后栅极绝缘膜102在栅电极层101之上形成。其后，氧化物半导体膜103和氧化物半导体膜104形成为堆叠的(参见图2A)。
[0068]作为具有绝缘表面的衬底100，可以使用例如用于液晶显示器或其类似物的具有透可见光性质的玻璃衬底。前面提到的玻璃衬底优选地是无碱玻璃衬底。作为无碱玻璃衬底的材料，例如，使用例如铝硅玻璃、铝硼硅玻璃或硼硅酸钡玻璃等玻璃材料。另外，作为具有绝缘表面的衬底100，可以使用由例如陶瓷衬底、石英衬底或蓝宝石衬底等绝缘体形成的绝缘衬底；用例如硅等半导体材料形成并且其的表面用绝缘材料覆盖的半导体衬底；用例如金属或不锈钢等导体形成并且其的表面用绝缘材料覆盖的导电衬底;或其类似物。
[0069]注意如在图2A中图示的，将成为基底膜的绝缘膜130可提供在具有绝缘表面的衬底100之上。该绝缘膜130具有防止杂质从衬底100扩散的功能，例如碱金属(L1、Cs、Na或其类似物)、碱土金属(Ca、Mg或其类似物)或另一个金属元素等。注意当半导体器件完成时，Na以小于或等于5 X 11Vcm3或优选地小于或等于I X 11Vcm3包括在氧化物半导体层107中。该绝缘膜130可以形成为具有从氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜选择的一个或多个膜的堆叠结构。
[0070]在导电膜在衬底100之上形成后，该导电膜使用通过光刻方法形成的抗蚀剂掩模选择性蚀刻，由此可以形成栅电极层101。在该情况下，为了改进与稍后形成的栅极绝缘膜102的覆盖并且防止断开，栅电极层101的边缘部分优选地被蚀刻以便具有锥形。注意栅电极层101包括电极和布线，其使用该导电膜形成，例如栅极布线等。
[0071]栅电极层101可以使用例如铝、铜、钼、钛、铬、钽或钨等金属材料;包括这些材料中的任何材料作为主要成分的合金材料;包括这些材料中的任何材料作为主要成分的氮化物形成为具有单层或堆叠层。栅电极层101可取地使用例如铝等低电阻导电材料形成。注意在其中铝用于布线和电极的情况下，因为单独使用铝带来例如低耐热性和易于被腐蚀等劣势，铝优选地与耐热导电材料结合使用。
[0072]作为耐热导电材料，可以使用从钛、钽、钨、钼和铬选择的元素、或包括这些元素中的任何元素的合金、包括这些元素的组合的合金膜或包括这些元素中的任何元素的氮化物。用这样的耐热导电材料和铝(或铜)形成的膜被堆叠，使得可以形成布线和电极。
[0073]栅极绝缘膜102可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜或氧化钽膜形成为具有单层或堆叠层。栅极绝缘膜102可以通过溅射法或其类似方法形成到大于或等于50nm并且小于或等于250nm的厚度。例如，作为栅极绝缘膜102，具有10nm厚度的氧化硅膜可以通过溅射法形成。备选地，具有10nm厚度的氧化铝膜可以通过溅射法形成。
[0074]当绝缘膜130或栅极绝缘膜102使用致密膜形成时，可以防止湿气和氧从衬底100侧进入氧化物半导体层。另外，可以防止包括在衬底100中的杂质(例如碱金属(L1、Cs、Na或其类似物)、碱土金属(Ca、Mg或其类似物)或另一个金属元素等)进入氧化物半导体层。注意当半导体器件完成时，Na以小于或等于5 X 11Vcm3或优选地小于或等于I X 1018/cm3包括在氧化物半导体层107中。从而，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。因此，可以提高半导体器件的可靠性。
[0075]在氧化物半导体膜103在栅极绝缘膜102之上形成之前，栅极绝缘膜102的表面可经受等离子体处理。通过等离子体处理，可以去除附着到栅极绝缘膜102的表面的灰尘。
[0076]等离子体处理可以采用例如氩(Ar)气等惰性气体引入真空腔并且偏压施加到处理对象(这里，在衬底100之上形成的栅极绝缘膜102)以便产生等离子体状态这样的方式执行。在其中Ar气引入腔的情况下，电子和Ar的阳离子在等离子体中存在并且Ar的阳离子在阴极方向上加速(朝衬底100侧)。该加速的Ar阳离子与在衬底100之上形成的栅极绝缘膜102的表面碰撞，由此栅极绝缘膜102的表面通过溅射被蚀刻从而被重整。在一些情况下，上文描述的这样的等离子体处理还称为“反向溅射”。在该实施例中，在等离子体处理中偏压施加于衬底100侧。备选地，等离子体处理可执行而不施加偏压，只要栅极绝缘膜102的表面可以被重整即可。
[0077]代替氩气，氦气可用作在等离子体处理中使用的气体。备选地，可采用添加氧、氢、氮或其类似物的氩气氛。进一步备选地，可采用添加Cl2XF4或其类似物的氩气氛。
[0078]氧化物半导体膜103可以使用In-Ga-Zn-O基非单晶膜形成。例如，氧化物半导体膜103使用包括In、Ga和Zn(In2O3:Ga2O3:ZnO = 1:1:1)的氧化物半导体靶通过溅射法形成。对于溅射可采用下列条件，例如:衬底100和靶之间的距离是30mm至500mm;压强是0.1Pa至
2.0Pa; DC电源是0.25kW至5.0kW(当使用具有直径8英寸的尺寸的靶时)；并且气氛是氩气氛、氧气氛或氩和氧的混合气氛。
[0079]优选地使用脉冲DC电源，因为灰尘可以被减少并且厚度可以均匀化。另外，执行上文的等离子体处理，并且然后氧化物半导体膜103被形成而没有暴露于气氛，使得可以防止灰尘和湿气附着到栅极绝缘膜102和氧化物半导体膜103之间的界面。氧化物半导体膜103的厚度可以是大约5]11]1至20011111。
[0080]作为上文的溅射法，可以采用其中高频电源用作溅射电源的RF溅射法、DC溅射法、其中直流偏置(direct current bias)采用脉冲施加的脉冲DC派射法或类似方法。RF派射法主要在形成绝缘膜的情况下使用，并且DC溅射法主要在形成金属膜的情况下使用。
[0081]备选地，可使用其中多个靶用互相不同的材料形成的多靶溅射设备。在多靶溅射设备中，不同膜的堆叠可以在一个腔中形成，或一个膜可以在一个腔中同时使用多种材料通过溅射形成。备选地，可采用使用其中磁场产生系统提供在腔内的磁控溅射设备的方法(磁控溅射法)、其中使用通过使用微波产生的等离子体的ECR溅射法或类似方法。进一步备选地，可采用其中靶物质和溅射气体成分在膜形成时互相化学反应以形成其的化合物的反应溅射法、其中电压在膜形成时也施加到衬底的偏置溅射法或类似方法。
[0082]接着，具有比氧化物半导体膜103更高电导率的氧化物半导体膜104在氧化物半导体膜103之上形成。氧化物半导体膜104可以使用In-Ga-Zn-O基非单晶膜形成。例如，氧化物半导体膜104可以使用包括In、Ga和Zn(ln203: Ga2O3: ZnO= 1:1:1)的氧化物半导体靶通过溅射法在氧化物半导体膜103之上形成。
[0083]另外，氧化物半导体膜104可以使用用于形成氧化物半导体膜103的靶(In2O3:Ga2O3: ZnO = 1:1:1)形成。至于溅射条件，例如，温度可以是20°C至100°C，压强可以是0.1Pa至2.0Pa，功率是250W至3kW(在8英寸Φ的情况下)。另外，氩气以40sccm的流率引入。通过视情况控制靶的成分的比例或其他溅射形成条件，可以控制晶粒的存在或不存在、密度等。晶粒的直径可以是大约Inm至10nm。氧化物半导体膜104的厚度可是大约2nm至20nm。不用说，当晶粒包括在膜中时，晶粒的尺寸不超过膜的厚度。
[0084]这里，氧化物半导体膜103的形成条件不同于氧化物半导体膜104的那些是优选的。例如，使在氧化物半导体膜1