一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法
【技术领域】
[0001]本发明涉及集成电路技术领域，尤其涉及一种在室温下制备的、以低聚集密度的二氧化硅薄膜为阻变层的低功耗阻变存储器及其制备方法。
【背景技术】
[0002]阻变存储器(RRAM)由简单的三明治结构(MIM)金属/阻变层/金属构成，由于其具有较快的开关速度、较大的集成密度、较长的保持时间、多值存储的潜能，近年来得到了广泛深入的研究。阻变存储器基本原理在于，阻变材料层的电阻在外加电压的激励下可在高阻态(“OFF”状态)和低阻态(“0N”状态)之间实现可逆转换，从而实现数据存储功能。其中，当施加在器件顶电极的电压从OV扫描到SET电压时，电阻会发生突变，从原来的高阻态转变到低阻态。继续施加电压从负向扫描到RESET电压时，阻变存储器的阻值又会发生突变，从低阻态回到高阻态，完成一个循环。SET电压、RESET电压和RESET电流决定着器件的功耗。
[0003]阻变存储器的SET电压、RESET电压和RESET电流与所用阻变材料及材料制备工艺密切相关，目前研究的阻变材料主要包括钙钛矿类氧化物、有机材料、硫族固态电解质材料、过渡金属氧化物等。这些阻变材料虽然在特定制备工艺下都可具有较好的阻变特性，但是制备工艺过程中常用的高温处理，增加了能耗，并给实际应用带来困难。而且其操作电压和操作电流较高，从而使得器件的功耗也较高。
[0004]采用二氧化硅作为阻变材料，具有诸多优势。如二氧化硅介电常数较低，使得基于二氧化硅的阻变存储器具有较高的读写速度;二氧化硅制备方法简单，可降低生产成本;二氧化硅和传统CMOS工艺完全兼容，广泛用于各种集成电路的制备过程中。采用二氧化硅作为阻变层的阻变存储器在国内外均有报道，虽然其阻变特性较好，但仍存在制备温度高、不利于与其他工艺兼容以及功耗高的问题。Christina Schindler等人的文献，Bipolar andunipolar resistive switching in Cu-Doped Si〇2，为降低SET电压和RESET电流，通过在二氧化硅薄膜中掺杂微量的Cu，以更利于导电细丝的形成和断开。该阻变存储器的SET电压约0.9V，RESET电压约-0.15V，掺Cu的S12薄膜需要在610°C制备。张丽杰等人的中国公开专利(CN101562229A)，为降低阻变存储器的功耗，通过在二氧化硅中引入硅制备Si0x(0.5<x<2)阻变薄膜，达到引入缺陷从而利于导电细丝在较低操作电压下形成、降低功耗的目的。该阻变薄膜的制备温度约300°C，该器件的SET电压约IV。虽然这些制备的基于二氧化硅的阻变存储器有较好的阻变特性，但是其阻变层制备温度高、阻变存储器操作电压高，仍存在能耗高、制备工艺难以兼容以及功耗高的问题。
【发明内容】
[0005]本发明要解决的技术问题是克服现有技术的不足，提供一种制备温度低、操作电压低的基于二氧化硅薄膜为阻变层的低功耗阻变存储器及其制备方法。
[0006]为解决上述技术问题，本发明提出的技术方案为:
[0007]—种基于二氧化硅薄膜的低功耗阻变存储器，由衬底、Ti粘附层、底电极、阻变层和顶电极依次叠加构成，所述阻变层为疏松结构的二氧化硅薄膜，
[0008]上述的阻变存储器，优选的，在20°C、latm时，所述二氧化娃薄膜疏松结构的折射率为1.28?1.36。聚集密度P(聚集密度是指薄膜中总空隙体积与薄膜总体积的比值)与薄膜折射率η的关系为:
[0009]n = pns+( 1_ρ)ην
[0010]其中ns为薄膜固体部分的折射率，ην是薄膜孔隙部分的折射率。由于孔隙的折射率通常小于薄膜本体材料，所以聚集密度越大，薄膜就越致密，折射率也就较高；而聚集密度越小，薄膜越疏松，折射率也就越低。因此，可通过薄膜折射率的大小来判断某种成分薄膜的微观疏松程度。
[0011]上述的阻变存储器，优选的，所述二氧化娃薄膜的厚度为20nm?40nmo
[0012]上述的阻变存储器，优选的，所述衬底是硅通过氧化后表面生成S12氧化层的硅片，其中Si02氧化层的厚度为200nm?400nm;所述顶电极为点状金属Ag薄膜，厚度为50nm?200nm;所述底电极为Pt电极，厚度为10nm?300nm。
[0013]作为一个总的发明构思，本发明还提供一种上述的阻变存储器的制备方法，包括以下步骤:
[0014](I)在衬底上制备一层Ti粘附层；
[0015](2)在所述Ti粘附层上制备Pt底电极；
[0016](3)在所述Pt底电极上通过射频磁控溅射方法制备二氧化硅薄膜作为阻变层；其中射频磁控溅射的工艺条件为:以二氧化硅靶为溅射靶材，腔室压力小于5X10—6Torr,溅射温度为20°C?50°C，溅射压力为3mTorr?12mTorr，溅射功率为100W?200W，溅射气体中氩气流量20sccm?40sccm，氧气体积分数为5%?30% ；
[0017](4)在所述阻变层上通过直流磁控溅射法制备点状金属Ag薄膜作为顶电极，即得到所述阻变存储器。
[0018]上述的制备方法，优选的，所述步骤(3)中，在Pt底电极上通过射频磁控溅射方法制备一层厚度为20nm?40nm、呈疏松结构的阻变层。
[0019]上述的制备方法，优选的，所述步骤(4)中，直流磁控派射的工艺条件为以金属Ag革巴为派射革E材，腔室压力小于I X 10—5Torr,派射温度为20°C?50°C，派射压力为8mTorr?15mTorr，派射功率为1W?20W，派射气体氩气流量为20sccm?40sccm。
[°02°]上述的制备方法，优选的，制备的顶电极的厚度为50nm?200nmo
[0021]上述的制备方法，优选的，所述Ti粘附层是采用电子束蒸发的成膜方法制备的，所述Ti粘附层的厚度为20nm?10nm0
[0022]与现有技术相比，本发明的优点在于:
[0023]本发明的阻变存储器以低温下制备的具有疏松结构的二氧化硅薄膜作为阻变层，使顶电极中的被活化的金属离子有更多的传输通道，金属导电细丝更容易形成和断开，导致操作电压、操作电流变小，从而功耗低。本发明的阻变存储器SET电压在0.2V左右，RESET电压在-0.2V左右，当限制电流为ImA时，器件由低阻转变到高阻时的RESET电流为500μΑ左右。与同类型二氧化硅阻变存储器相比，本发明的阻变存储器的SET电压、RESET电压和RESET电流都得到了优化，存储器功率明显降低。本发明在未来的低功耗存储器方面具有较大的应用前景。
[0024]本发明提供的基于二氧化硅低功耗阻变存储器的制备方法，不涉及任何高温工艺，完全在低温下就可以实现，降低了能耗，节省了制备时间与成本，而且与传统CMOS后端工艺完全兼容。
【附图说明】
[0025]图1为本发明基于二氧化硅低功耗阻变存储器的结构示意图。
[0026]图2为本发明基于二氧化硅低功耗阻变存储器的制备工艺流程图。
[0027]图3为本发明实施例1基于二氧化硅低功耗阻变存储器的阻变特性测试结果。
[0028]图4为本发明基于二氧化硅低功耗阻变存储器的连续四次电阻开关过程的SET电压和RESET电压分布。
[0029]图5为本发明实施例1中制备的二氧化硅薄膜的折射率曲线和100°C、300溅射温度下制备的二氧化硅薄膜的折射率曲线对比图。
[0030]图6为本发明实施例2中制备的二氧化硅薄膜的折射率曲线。
[0031 ]图1中:1、衬底;2、Ti粘附层;3、底电极;4、二氧化硅薄膜;5、顶电极。
【具体实施方式】
[0032]为了便于理解本发明，下文将结合说明书附图和较佳的实施例对本发明作更全面、细致地描述，但本发明的保护范围并不限于以下具体的实施例。
[0033]除非另有定义，下文中所使用的所有专业术语与本领域技术人员通常理解的含义相同。本文中所使用的专业术语只是为了描述具体实施例的目的，并不是旨在限制本发明的保护范围。
[0034]除有特别说明，本发明中用到的各种试剂、原料均为可以从市场上购买的商品或者可以通过公知的方法制得的产品。
[0035]实施例1:
[0036]—种本发明的基于二氧化硅薄膜的低功耗阻变存储器，如图1所示，由衬底1(硅通过氧化后表面生成S12氧化层的硅片，S12氧化层的厚度为200nm)、Ti粘附层2(厚度为20nm)、底电极3(100nm厚的Pt金属薄膜)、疏松结构的二氧化娃薄膜4(厚度为20nm)和顶电极5(厚度为50nm的点状金属Ag薄膜)依次叠加构成。
[0037]本实施例的基于二氧化硅薄膜的低功耗阻变存储器的制备方法，其工艺流程图如图2所示，包括以下步骤:
[0038](I)在衬底上通过电子束蒸发的方法制备