晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体领域，具体涉及一种晶体管的形成方法。
【背景技术】
[0002]在半导体领域中，应力技术可以向沟道区提供拉伸应力或是压缩应力，从而达到提高CMOS器件载流子迁移率的效果，进而提高晶体管的性能。
[0003]例如:在PMOS晶体管源区和漏区对应的衬底中形成凹槽，再在所述凹槽中外延生长锗硅层，对所述锗硅层进行离子注入形成源区和漏区，所述锗硅层能对PMOS晶体管的沟道施加压应力。在NMOS晶体管源区和漏区对应的衬底中也形成凹槽，在所述凹槽中形成SiC层，对所述SiC层进行离子注入形成源区和漏区，所述SiC层能对NMOS晶体管的沟道施加拉应力。
[0004]参考图1，TJK出了现有技术一种应用应力技术的NMOS晶体管的TJK意图。在衬底01中形成有浅沟槽隔离02，以将NMOS晶体管与相邻的其他NMOS晶体管或PMOS晶体管隔离，在衬底01上形成有栅极结构05。在所述栅极结构05两侧的衬底01中形成有SiC应力层03，所述栅极结构05两侧的SiC应力层03经过离子掺杂形成源极和漏极，所述SiC应力层03能够对NMOS晶体管的沟道提供拉应力。在所述SiC应力层03上还形成有金属硅化物层04，在所述金属硅化物层04上形成到导电插塞(未示出)，以对源极和漏极施加驱动电压。所述金属硅化物层04的作用是降低导电插塞与源极、导电插塞与漏极之间的接触电阻，提高导电插塞与源极、导电插塞与漏极之间的导电能力。
[0005]为保证导电插塞与源极、导电插塞与漏极之间导电性较好，所述金属硅化物层04必须具有较低的电阻，较高的热稳定性。但是依据现有技术制作的金属硅化物层04和应力层的界面处的串联接触电阻较大，使得导电插塞与源极、导电插塞与漏极之间的导电性较差。
【发明内容】
[0006]本发明解决的问题是提供一种晶体管的形成方法，减小金属硅化物层和应力层的界面处的串联接触电阻，提高导电插塞与源极、导电插塞与漏极之间导电性。
[0007]为解决上述问题，本发明提供一种晶圆键合的方法，包括:
[0008]提供衬底；
[0009]在所述衬底上形成栅极；
[0010]在所述栅极两侧的衬底中形成凹槽；
[0011]在所述凹槽中形成应力层，对所述应力层进行掺杂，形成源极和漏极；
[0012]对所述应力层进行五族离子注入，注入的五族离子包括锑离子、铋离子中的一种或两种；
[0013]在所述应力层上形成金属娃化物层。
[0014]可选的，进行五族离子注入的步骤包括:离子注入峰值靠近应力层的表面；
[0015]在所述应力层上形成金属硅化物层的步骤包括:使五族离子在金属硅化物层和应力层的界面处。
[0016]可选的，对所述应力层进行离子注入的步骤中，注入的离子为锑离子。
[0017]可选的，对所述应力层进行五族离子注入的步骤包括:
[0018]离子注入的能量在2KeV到40KeV的范围内，注入剂量在1E12到5E14个每平方厘米的范围内，注入角度在-5度到5度的范围内。
[0019]可选的，所述锑离子注入到应力层的深度在50到400埃的范围内。
[0020]可选的，在所述凹槽中形成应力层的步骤包括:在所述凹槽中外延生长应力层。
[0021]可选的，对所述应力层进行掺杂，形成源极和漏极的步骤包括:
[0022]对所述应力层进行第一离子注入，第一离子注入所采用的离子包括砷离子和磷离子中的一种或两种。
[0023]可选的，形成源极和漏极的步骤包括:对所述应力层进行第一离子注入之后，对所述应力层依次进行第一快速退火和激光退火。
[0024]可选的，第一快速退火的温度在900摄氏度到1100摄氏度的范围内，激光退火的温度在1000到1300摄氏度的范围内。
[0025]可选的，所述应力层的材料中包含碳元素和硅元素，在所述应力层上形成金属硅化物层的步骤包括:
[0026]在所述应力层和栅极上覆盖金属材料层；
[0027]进行第二退火，所述第二退火包括依次进行的低温退火和后退火。
[0028]可选的，所述应力层的材料包括SiC，所述金属硅化物层的材料包括NiPt硅化物、NiAl硅化物、NiTi硅化物、NiYb硅化物、NiIn硅化物、NiDy硅化物和Yb硅化物中的一种。
[0029]可选的，所述第二退火的步骤包括:先进行低温退火，使应力层上的金属材料层与应力层中的硅形成初步金属硅化物层，通过选择性刻蚀去除衬底上未反应的金属材料层，保留位于应力层上的初步金属硅化物层，然后进行后退火，使得初步金属硅化物层电阻降低，形成金属硅化物层。
[0030]可选的，所述低温退火的温度在200摄氏度到350摄氏度的范围内；
[0031]所述后退火为快速退火，所述快速退火的温度在400度到600度的范围内，或者，所述后退火为低温激光退火，所述低温激光退火的温度在700度到900度的范围内。
[0032]可选的，在所述栅极两侧的衬底中形成凹槽之后，在所述凹槽中形成应力层之前，对所述栅极两侧的衬底进行轻掺杂。
[0033]与现有技术相比，本发明的技术方案具有以下优点:在所述栅极两侧的衬底中形成凹槽；在所述凹槽中形成应力层，对所述应力层进行掺杂，形成源极和漏极之后，对所述应力层进行五族离子注入，注入的五族离子包括锑离子、铋离子中的一种或两种，然后在所述应力层上形成金属硅化物层。锑离子或铋离子的原子半径较大，在退火过程中不容易迁移，这样在退火过程以及后续的工艺中，锑离子或铋离子容易控制在金属硅化物层和应力层的界面处，能够降低金属硅化物层和应力层之间的界面势垒，进而能够减小金属硅化物层和应力层的界面处的串联接触电阻，使得后续形成的导电插塞与源极、导电插塞与漏极之间导电性增强。
[0034]此外，注入锑离子或铋离子的步骤还能促进部分晶格无序化，进而提高应力层中其他掺杂离子的激活程度，使金属硅化物层和应力层的界面处的载流子浓度进一步提高，从而减小金属硅化物层和应力层的界面处的接触电阻。由于锑离子或铋离子分布的区域晶格部分无序化，在锑离子或铋离子分布的深度范围内，金属材料更容易与应力层发生反应，形成的金属硅化物层的位置基本保持在锑离子或铋离子所在深度之上，并且由于锑离子或铋离子的原子半径较大，在形成金属硅化物层的过程中不容易迁移，所形成的金属硅化物层厚度均匀性更好。
【附图说明】
[0035]图1是现有技术一种NMOS晶体管的示意图；
[0036]图2至图8是本发明晶体管的形成方法一实施例各个步骤的示意图。
【具体实施方式】
[0037]如【背景技术】所述，现有技术晶体管中，应力层上的金属硅化物层的质量较差、电阻较高，金属硅化物层和应力层的界面处的串联接触电阻较大，使得导电插塞与源极、导电插塞与漏极之间导电性较差。
[0038]分析金属硅化物层和应力层的界面处的串联接触电阻较大的原因，继续参考图1所示，通常形成金属硅化物层04的方法为，在SiC应力层03上形成金属材料层，并对金属材料层进行退火，在退火过程中，金属材料层中的金属原子扩散到SiC应力层03内部，与SiC应力层03中的娃原子发生反应,形成金属娃化物层04。SiC应力层03中由于碳原子的存在，大量占据硅原子的晶格间隙，一方面降低了源漏掺杂离子的激活程度，从而提高了金属硅化物层04与SiC应力层03之间的接触势垒高度，另一方面也使得金属硅化物层04较难以形成，而且金属硅化物层04的厚度均匀性较难以控制，从而增大了金属硅化物层和应力层的界面处的串联接触电阻。
[0039]为了解决上述技术问题，本发明提出一种晶体管的形成方法，在栅极两侧的衬底中形成应力层，对所述应力层进行掺杂，形成源极和漏极之后，对所述应力层表面进行锑离子或铋离子注入，然后在所述应力层上形成金属硅化物层。离子或铋离子的原子半径较大，在退火过程中不容易迁移，这样在退火过程以及后续的工艺中，锑离子或铋离子控制在金属硅化物层和应力层的界面处，能够降低金属硅化物层和应力层之间的界面势垒，进而能够减小金属硅化物层和应力层的界面处的串联接触电阻，使得导电插塞与源极、导电插塞与漏极之间导电性增强。
[0040]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0041]参考图2至图8，示出了本发明晶体管的形成方法一实施例各个步骤的示意图，需要说明的是，本实施例中所要形成的晶体管为NMOS晶体管，但是本发明对所要形成的晶体