[0031]进一步，第一掩膜薄膜和第二掩膜薄膜为图形化同一初始掩膜层后获得，第一掩膜薄膜和第二掩膜薄膜部分侧壁齐平，避免了第一掩膜薄膜和第二掩膜薄膜之间的对准误差，且半导体工艺步骤简单，提高了半导体生产效率。
[0032]进一步，第一掩膜薄膜和第二掩膜薄膜的材料相同，且第二掩膜薄膜的厚度大于第一掩膜薄膜的厚度，保证在刻蚀去除未被第二掩膜薄膜的第一掩膜薄膜时，所述未被第二掩膜薄膜覆盖的第一掩膜薄膜能够完全被刻蚀去除，保证初始金属凸柱的部分表面被暴露出来。
[0033]更进一步,介质层的材料为低k介质材料或超低k介质材料,有利于减小互连结构的延迟效应；并且，低k介质材料或超低k介质材料多具有多孔疏松的结构，而本发明避免介质层经历刻蚀工艺，使得所述介质层保持有良好的性能，例如，介质层材料保持较低的介电材料，进一步优化互连结构的电学性能。
【附图说明】
[0034]图1至图19为本发明一实施例提供的互连结构形成过程的结构示意图。
【具体实施方式】
[0035]由【背景技术】可知，现有技术形成的互连结构的电学性能有待提高。
[0036]经研究发现，以互连结构为双大马士革结构为例，在一个实施例中，互连结构的形成工艺包括以下步骤:步骤S1、提供衬底，所述衬底表面形成有介质层；步骤S2、在所述介质层表面形成第一掩膜层，所述第一掩膜层定义出待形成沟槽的位置和形状；步骤S3、以所述第一掩膜层为掩膜，刻蚀去除部分厚度的介质层，在所述介质层内形成沟槽；步骤S4、在形成沟槽后，在部分沟槽表面、以及介质层表面形成第二掩膜层，所述第二掩膜层定义出待形成通孔的位置和形状；步骤S5、以所述第二掩膜层为掩膜，刻蚀所述介质层直至暴露出衬底表面，在介质层内形成通孔，且所述通孔位于沟槽的下方；步骤S6、形成填充满所述通孔和沟槽的金属层，通孔内的金属层作为互连结构的金属凸柱(Pillar)，沟槽内的金属层作为互连结构的金属连线(Line)。
[0037]通常的，金属层的材料为Cu。随着半导体结构尺寸的不断减小，通孔和沟槽的尺寸也将不断减小，位于通孔和沟槽内的金属层的晶粒生长受到限制，导致形成的金属层的晶粒尺寸(grain size)将变得越来越小。随着金属层的晶粒尺寸不断减小，造成晶粒尺寸与电子平均自由程(Mean Free Path of Electrons)相当、甚至小于电子平均自由程,金属层的表面散射(Surface Scattering)将增加,所述金属层的表面散射将叠加在本征声波散射上，导致电子散射时间缩短，造成金属连线和金属凸块的电阻率增加。
[0038]同时，当晶粒尺寸与电子平均自由程相当甚至小于电子平均自由程时，金属层内的晶粒尺寸小且晶粒界面增多，晶粒界面散射(Grain Boundary Scattering)对金属连线和金属凸块的电阻率造成的影响也将越来越不能忽视。
[0039]并且，由于金属层的晶粒生长受到限制，造成形成的金属层的质量较差，且金属层填充通孔和沟槽的能力变差，进一步会影响互连结构的电学性能。
[0040]再者，为了减小互连结构的寄生电容，减小互连结构的延迟效应，通常采用低k介质材料甚至超低k介质材料作为介质层的材料，且为了降低介电常数，低k介质材料或超低k介质材料一般具有多孔、疏松结构。由于介质层具有多孔、疏松的结构，导致在刻蚀形成沟槽和通孔的刻蚀工艺过程中，所述刻蚀工艺极易对介质层造成刻蚀损伤，进一步造成互连结构的电学性能和可靠性变差。
[0041]为此，本发明实施例提供一种互连结构的形成方法，提供基底；形成覆盖于所述基底表面的金属层；刻蚀所述金属层，形成位于基底表面的分立的金属连线、以及位于金属连线表面的若干分立的金属凸柱；形成覆盖于所述基底表面、金属连线表面以及金属凸柱侧壁表面的介质层。本发明的金属连线和金属凸柱均为刻蚀金属层形成的，所述金属层的尺寸与基底尺寸相当，因此金属层的晶粒尺寸较大，相应的使金属连线和金属凸柱具有较大的晶粒尺寸，金属连线和金属凸柱的晶粒界面散射减小，有效的降低金属连线和金属凸柱的电阻率；同时，在形成金属连线和金属凸柱之后，形成覆盖于所述基底和金属连线表面的介质层，所述介质层未经历刻蚀金属层的刻蚀工艺，使得介质层保持有良好的性能，进一步提高互连结构的电学性能和可靠性。
[0042]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0043]图1至图19为本发明一实施例提供的互连结构形成过程的结构示意图。
[0044]本实施例以“形成金属连线、以及位于金属连线表面的若干分立的金属凸柱的工艺步骤包括:刻蚀金属层，形成覆盖于基底表面的初始金属连线、以及位于初始金属连线表面的若干分立的初始金属凸柱；刻蚀所述初始金属连线，在所述基底表面形成分立的金属连线，且金属连线表面具有若干分立的金属凸柱”为例做示范性说明。
[0045]请参考图1，提供基底100 ;形成覆盖于所述基底100表面的金属层101 ;在所述金属层101表面形成初始掩膜层102。
[0046]所述基底100的材料为单晶硅、多晶硅、非晶硅或绝缘体上的硅其中的一种，所述基底100的材料也可以为锗、锗化硅、碳化硅或砷化镓。
[0047]所述基底100表面还可以形成有若干界面层或应变层以提高半导体结构的电学性能；所述基底100内还可以形成有半导体器件，例如，NMOS晶体管、PMOS晶体管、CMOS晶体管、电阻器、电容器或电感器。所述基底100内还可以具有底层金属层,所述底层金属层顶部表面与基底100表面齐平。
[0048]所述金属101的材料为Cu、Al或W。本实施例中所述金属层101的材料为Cu。
[0049]本实施例中，所述金属层101为叠层结构,金属层101包括:位于基底200表面的籽晶层(seed layer)、以及位于籽晶层表面的第一金属体层。在其他实施例中，金属层也可以为单层结构。
[0050]所述籽晶层作为形成第一金属体层的电镀工艺中的阴极，为形成第一金属体层作准备；所述籽晶层也可以为形成第一金属体层提供良好的界面态，有助于形成与籽晶层紧密粘结的第一金属体层，改善半导体结构的电迁移。本实施例中，所述籽晶层的形成工艺为物理气相沉积，所述籽晶层的厚度为10埃至200埃。
[0051]所述金属体层的材料为Cu，所述金属体层的形成工艺为物理气相沉积或电化学镀膜工艺。本实施例中，采用电化学镀膜工艺形成所述金属体层，将所述基底100转移至电镀反应池中，电镀形成金属体层。
[0052]所述电镀反应池中有电镀溶液、金属铜阳极和电源正负极。所述电镀溶液主要由硫酸铜、硫酸和水组成，所述电镀溶液中还包含有催化剂、抑制剂、调整剂等多种添加剂。所述电镀的过程为:所述籽晶层连接电源的负极，所述金属铜阳极连接电源的正极，位于所述金属铜阳极上的铜原子发生氧化反应形成金属铜离子，位于所述籽晶层表面附近的金属铜离子发生还原反应，生成的铜原子沉积在所述籽晶层表面形成金属体层。
[0053]由于本实施例在基底100表面形成金属层101，所述基底100的表面尺寸相对较大，因此在基底100表面形成金属层101的尺寸也将比较大，在形成金属层101过程中，晶粒生长未受到限制，因此形成的金属层101具有较大的晶粒尺寸，金属层101中的晶粒晶面少，使得金属层101中晶粒界面散射弱，因此金属层101的电阻率相对较低。
[0054]为了提高后续在金属层101表面形成初始掩膜层的质量，本实施例在形成金属层101之后还包括步骤:采用化学机械抛光(CMP,Chemical Mechanical Polishing)工艺,平坦化所述金属层101。
[0055]作为一个具体实施例，所述金属层101的厚度为100埃至5000埃。
[0056]所述初始掩膜层102为后续形成第一掩膜层、以及位于第一掩膜层表面的第二掩膜层提供工艺基础。其中，第一掩膜层覆盖需要形成金属连线的对应位置和结构，定义出待形成金属连线的位置和结构；第二掩膜层覆盖需要形成金属凸柱的对应位置和形状，定义出待形成金属凸柱的位置和形状。
[0057]所述初始掩膜层102的材料为氮化硅、氧化硅、碳化硅、氮氧化硅或碳氧化硅中的一种或多种，所述初始掩膜层102还可以为其他合适作为掩膜刻蚀金属层101的材料。
[0058]所述初始掩膜层102为单层结构或叠层结构。本实施例以后续形成的第一掩膜层和第二掩膜层的材料相同为例做示范性说明，初始掩膜层102为单层结构，所述初始掩膜层102的材料为氧化硅。
[0059]在其他实施例中，所述初始掩膜层还可以为叠层结构，后续在形