一种半导体器件及其制备方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子
目.ο
【背景技术】
[0002]在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了 3D 集成电路(integrated circuit, IC)技术，3D 集成电路(integrated circuit, IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。
[0003]微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。四边引脚扁平封装(QFP)、塑料四边引脚扁平封装(TQFP)作为表面安装技术(SMT)的主流封装形式一直受到业界的青睐，但当它们在0.3_引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。
[0004]目前在半导体器件制备以及晶圆封装过程中通常选用硅通孔用于连接，而且通常选用后硅通孔(via-last TSV)工艺来进行封装，不但工艺简单，而且成本低。
[0005]在娃通孔的背面暴露工艺(TSV Backside Via Reveal Process)中要求??圭通孔中铜柱(Cu pillar)的整体厚度变化量(total thickness variat1n, TTV)小于2um,以满足后续键合、堆叠的需要。
[0006]目前大都通过背部研磨降低所述晶圆的厚度，露出所述硅通孔，该方法能够保证铜柱TTV的要求，但是在所述硅通孔的背面暴露工艺中露出所述硅通孔之后，所述硅通孔中的导电材料铜会发生严重的侧边效应(Side effect)，例如发生严重的铜扩散(Cudiffuse)以及凸起(protrus1n),如图1c所示。
[0007]由于发生严重的铜扩散以及凸起，在后续步骤中形成介电层以及平坦化所述介电层的过程中所述介电会出现碎裂现象，造成器件的性能和良率降低。
[0008]因此需要对目前所述半导体器件的制备方法作进一步的改进，以便消除上述问题。
【发明内容】
[0009]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0010]本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括:
[0011]步骤S1:提供器件晶圆，在所述器件晶圆的背面形成有硅通孔，其中所述硅通孔包括金属材料形成的导电层；
[0012]步骤S2:对所述器件晶圆进行背部研磨至所述硅通孔的顶部，以减小所述器件晶圆的厚度；
[0013]步骤S3:蚀刻所述器件晶圆的背面，以露出部分所述硅通孔；
[0014]步骤S4:回蚀刻露出的所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔表面残留的所述金属材料。
[0015]可选地，在所述步骤S4中，所述回蚀刻选用湿法蚀刻。
[0016]可选地，在所述步骤S4中，回蚀刻所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔侧壁上的由金属扩散和凸起残留的所述金属材料。
[0017]可选地，在所述步骤S4中，所述回蚀刻的时间小于200s。
[0018]可选地,在所述步骤S3中露出的所述娃通孔的厚度小于1um
[0019]可选地,在所述步骤SI中，所述金属材料选用金属铜。
[0020]可选地，在所述步骤SI中，在所述器件晶圆的正面还形成有载片晶圆。
[0021]可选地，在所述步骤S4之后，所述方法还包括:
[0022]步骤S5:沉积介电层，以覆盖所述器件晶圆的背面和露出的所述硅通孔；
[0023]步骤S6:平坦化所述介电层至所述娃通孔。
[0024]本发明提供了一种基于上述方法制备得到的半导体器件。
[0025]本发明提供了一种电子装置，包括上述的半导体器件。
[0026]本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中为了满足硅通孔的TTV性能的要求，对器件晶圆进行背部研磨以露出所述硅通孔，为了解决金属铜扩散、凸起引起及介电层碎裂的问题，对露出的所述硅通孔进行回蚀亥IJ，以去除所述器件晶圆表面和所述硅通孔侧壁上残留的铜，以使所述器件晶圆的表面和所述硅通孔的侧壁更加光滑，最后沉积介电层，通过所述方法可以很好地解决现有技术中介电层碎裂的问题，提高了器件的性能和良率。
【附图说明】
[0027]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0028]图1a-1e为现有技术中所述半导体器件制备的过程示意图；
[0029]图2a_2f为本发明一实施方式中所述半导体器件制备的过程示意图；
[0030]图3为本发明一【具体实施方式】中制备所述半导体器件的工艺流程图。
【具体实施方式】
[0031]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0032]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0033]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0034]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0035]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0036]现有技术中娃通孔的背面暴露工艺(TSV Backside Via Reveal Process)如图la-le所示，首先提供器件晶圆101，在所述器件晶圆的背面形成有硅通孔103，在所述硅通孔上方还形成有各种CMOS器件以及互联结构，然后在所述器件的正面形成载片晶圆102，如图1a所示。
[0037]接着反转所述器件晶圆101，使所述器件晶圆的背面朝上，如图1b所示。
[0038]然后，执行背部研磨步骤至所述硅通孔103的顶部，回蚀刻所述器件晶圆，以露出部分所述硅通孔103，如图1c所示，通过所述方法露出所述硅通孔虽然能满足TTV的需求，为后续工艺提供保证，但是也带了很多负面效果，例如发生侧边效应(Side effect)，包括严重的铜扩散(Cu diffuse),如图1c左侧图形所示,其中所述娃通孔中的金属铜会向两侧扩散，如虚线方框内所示，其中右侧为通过所述方法制备得到TSV的SEM图，从该图中可以看出所述铜扩散现象非常严重。
[0039]所述方法还包括沉积介电层104,如图1d所示,最后还包括平坦化所述介电层104的步骤，如图1e所示，由于在回蚀刻所述器件晶圆露出所述硅通孔之后，所述硅通孔中的金属铜扩散以及凸起问题严重，如图1c右侧图形所示，导致在沉积介电层104之后，所述介电层104会发生碎裂，如图1e右侧图形所示，使器件的性能和良率降低。
[0040]因此，由于硅通孔的背面暴露工艺中铜扩散现象非常严重导致介电层碎裂，现有技术中大都通过形成铜扩散阻挡层来解决该问题，但是由于在该工艺中对硅通孔TTV的要求很高，所述方法不能满足TTV的要求，因此如何在保证满足TTV的要求的情况下解决铜扩散的问题变得非常困难，使器件的良率以及性能大幅度下降。
[0041]因此需要对所述方法作进一步改进。
[0042]实施例1
[0043]本发明为了解决现有技术存在的问题，提供了一种新的半导体器件的制备方法，下面结合图2a_2f对所述方法作进一步的说明。
[0044]首先，执行步骤201，提供器件晶圆202，在所述器件晶圆的背面形成有硅通孔203，其中所述硅通孔中包括金属材料的导电层。
[0045]具体地，如图2a所述，在该步骤中在所述器件晶圆的正面上形成有各种CMOS器件。例如在所述器件晶圆中形成的各种有源器件，所述有源器件包括但不限于晶体管、二极管等，此外，在所述有源器件上还可以形成各种互连结构，所述互连结构包括若干金属层以及位于所述若干金属层之间的通孔，所述互连结构用于和所述CMOS器件形成电连接。
[0046]其中所述器件晶圆的正面是指形成有CMOS器件以及图案的一面，所述器件晶圆的背面是指没有形成CMOS器件以及图