使用自组装图案形成存储电容器结构的方法
【技术领域】
[0001]本发明涉及电容器结构和用于在衬底上形成所述电容器结构的方法。
【背景技术】
[0002]电容器是在制造集成电路时普遍采用的一种构件，例如用在DRAM及其他存储器电路中。电容器由通过非导电介电区分隔开的两个导电电极构成。随着集成电路密度的增加，存在尽管减小电容器面积但仍维持足够高的存储电容的持续挑战。密度的增加通常导致电容器在水平尺寸上的减少比竖直尺寸上的减少更为显著。在许多情况下，电容器的竖直尺寸增加。
[0003]制造电容器的一种方式是首先形成绝缘材料，在所述绝缘材料中形成电容器存储节点电极。例如，可以在这样的形成电容器电极的绝缘材料中制造用于各电容器的电容器电极开口的阵列，其中示例性材料是掺杂有磷和硼中的一者或两者的二氧化硅。电容器电极开口可以通过蚀刻来形成。可能难以在绝缘材料内蚀刻这样的开口，特别是在开口深的情况下。
[0004]此外，在开口内已形成各电容器电极之后，经常期望蚀刻掉大部分(如果不是全部)的形成电容器电极的材料。这样的去除使得电极的外侧壁表面能够为将形成的电容器提供增加的面积和由此而引起的增加的电容量。然而，形成在深开口中的电容器电极经常相应地高度远大于宽度，即具有大纵横比特征。这可能导致电容器电极在下述任一过程期间发生倾倒:(i)在进行蚀刻以露出外侧壁表面期间；(ii)在运送衬底期间；和/或(iii)在沉积电容器介电层和/或外电容器电极层期间等等。需要将用于提供结构支撑的技术与电容器电极的制造结合以防止电极倾倒。
【发明内容】
[0005]本发明的实施方案涉及一种电容器结构和用于在衬底上形成所述电容器结构的方法。
[0006]根据一个实施方案，描述了一种电容器结构和在衬底上形成所述电容器结构的方法。电容器结构包括具有形成在绝缘保持材料内的多个电容器电极的衬底，以及与所述多个电容器电极接触的项圈层(collar layer)结构，其中项圈层结构与所述多个电容器电极互连并且通过具有无引导、随机自组装图案的开口露出下面的绝缘保持材料。此外，可以将绝缘保持材料从电容器结构中去除。所述方法包括使用自组装工艺来形成互连项圈层结构。
[0007]根据另一实施方案，描述了一种形成电容器结构的方法。该方法包括:提供具有形成在绝缘保持材料内的多个电容器电极的衬底，其中衬底还包括与所述多个电容器电极接触的项圈层。该方法还包括在项圈层上制备自组装层，其中自组装聚合物层具有与第二域(domain)呈相分离的第一域;选择性地去除自组装聚合物层的第一域，同时保留自组装聚合物层的第二域，以在衬底上形成无引导、随机的自组装图案；以及将无引导、随机的自组装图案转移至项圈层中并且贯穿项圈层，以生成与所述多个电容器电极互连的项圈层结构，该项圈层结构具有穿过该项圈层结构的使下面的绝缘保持材料露出的开口。
[0008]根据另一实施方案，描述了一种电容器结构。所述电容器结构包括具有形成在绝缘保持材料内的多个电容器电极的衬底，以及与所述多个电容器电极接触的项圈层结构，其中项圈层结构与所述多个电容器电极互连，并且通过具有无引导、随机自组装图案的开口使下面的绝缘保持材料露出。
[0009]根据又一实施方案，描述了一种电容器结构。所述电容器结构包括具有多个电容器电极的衬底和与多个电容器电极接触的项圈层结构，其中项圈层结构与所述多个电容器电极互连，同时提供穿过项圈层结构的具有无引导、随机的自组装图案的开口。
【附图说明】
[0010]在附图中:
[0011]图1A至图1J提供了示出形成电容器结构的方法的一系列截面图和顶视图；
[0012]图2A至图2F提供了示出形成根据一个实施方案的电容器结构的方法的一系列截面图和顶视图；以及
[0013]图3提供了示出形成根据一个实施方案的电容器结构的方法的流程图。
【具体实施方式】
[0014]在以下描述中，出于说明的目的而非限制性地阐述了具体细节，例如电容器结构的具体几何形状、电容器结构中使用的各种构件和工艺的描述。然而，应当理解的是，本发明可以在脱离这些具体细节的其他实施方案中实践。
[0015]类似地，出于说明的目的，为了提供本发明的全面理解，阐述了具体的数量、材料和配置。然而，本发明可以在没有具体细节的情况下实施。另外，应当理解的是，附图中所示的各种实施方案是示例性的表示并且不一定按比例绘制。
[0016]以最有助于理解本发明的方式将各种操作描述为依次进行的多个分立操作。然而，描述的顺序不应被解释为暗示这些操作一定是顺序相关的。特别地，这些操作不需要以示出的顺序进行。所描述的操作可以以与所描述的实施方案不同的顺序来进行。可以进行各种附加操作和/或在附加实施方案中可以省略所描述的操作。
[0017]本文所使用的“衬底(substrate)”一般是指根据本发明的被处理的对象。衬底可以包括装置的任意材料部分或结构，特别是半导体或其他电子器件，并且例如可以是基础衬底结构(例如半导体晶片)或在基础衬底结构上或覆盖在基础衬底结构上的层例如薄膜。衬底可以是常规的硅衬底或包括半导体材料的层的其他块状衬底。如本文所使用的，术语“块状衬底”不仅是指以及包括硅晶片，而且是指以及包括绝缘体上硅(“SOI”)衬底(例如蓝宝石上娃(“S0S”)衬底和玻璃上娃(“S0G”)衬底)、在基础半导体基底(base semiconductorfoundati on)上的娃的外延层以及其他半导体或光电材料(例如娃-锗、锗、砷化镓、氮化镓和磷化铟)。衬底可以是经掺杂的或不掺杂的。因此，无意于将衬底限于任何具体的基础结构、下层或上覆层、图案化结构或未图案化结构，而是被理解为包括任意这样的层或基础结构、以及上述层和/或基础结构的任意组合。以下的描述可能涉及特定类型的衬底，但这是仅为了说明的目的而非进行限制。
[0018]如本文所使用的，术语“辐射敏感材料”是指并且包括感光材料例如光致抗蚀剂。
[0019]如本文所使用的，术语“聚合物嵌段”是指以及包括一组单一类型(S卩，均聚物嵌段)或多种类型(即，共聚物嵌段)的结构单元的多单体单元形成为一定长度的连续的聚合物链，所述一定长度的连续的聚合物链形成长度更长的更大的聚合物中的部分，并且与不同单体类型的其他聚合物嵌段呈现出足以发生相分离的XN值。X是弗洛里-哈金斯(Flory-Huggins)相互作用参数，N是嵌段共聚物的总聚合度。根据本发明的实施方案，在较大的共聚物中一个聚合物嵌段与至少一个其他聚合物嵌段的XN值可以等于或大于约10.5。
[0020]如本文所使用的，术语“嵌段共聚物”是指以及包括有下述链构成的聚合物:其中，每个链包含如上所限定的两个或更多个聚合物嵌段并且所述嵌段中的至少两个具有用于使所述嵌段进行相分离的足够的分离强度(segregat1n strength)(例如，xN> 10.5)。本文所考虑的多种嵌段聚合物包括二嵌段共聚物(即包括两种聚合物嵌段的聚合物(AB))、三嵌段共聚物(即包括三聚体嵌段的聚合物(ABA或ABC))、多嵌段共聚物(即包括多于三个的聚合物嵌段的聚合物(ABCD等))，及其组合。
[0021 ] 如本文所使用的术语“微相分离(microphase separat1n或microphasesegregat1n)”是指以及包括使嵌段共聚物的均质嵌段相互聚集且使非均质嵌段分离成不同的域的性质。在块体中，嵌段共聚物可以自组装成具有各种域形状的有序或无序形态，其中嵌段共聚物的分子量决定所形成的微域的大小。
[0022]可以利用自组装嵌段共聚物形态的域大小或间距周期(pitch peri0d)(LQ)作为设计图案化结构的临界尺寸的基础。类似地，可以使用结构周期(Ls)作为设计图案化结构的临界尺寸的基础，结构周期(Ls)是在选择性蚀刻掉嵌段共聚物的聚合物嵌段中的之一之后保留的特征的尺寸。构成嵌段共聚物的各个聚合物嵌段的长度可以是对由这些嵌段共聚物的聚合物嵌段形成的域的尺寸的固有限制。例如，可以将各个聚合物嵌段的长度选择成有利于自组装成期望图案的域，而较短和/或较长的共聚物如所期望地不能自组装。
[0023]如本文所使用的，术语“退火”，是指以及包括对嵌段共聚物的处理，该处理使得嵌段共聚物中的两种或更多种不同聚合嵌段组分之间能够具有足够的微相分离以形成有序的图案，所述有序的图案通过使由聚合物嵌段形成的结构单元进行重复而限定。在本发明中嵌段共聚物的退火可以通过本领域中已知的各种方法来实现，包括但不限于:热退火(在真空中或在惰性气氛中，例如氮气或氩气)、溶剂蒸汽辅助退火(在室温或高于室温下)，超临界流体辅助退火，或基于吸收的退火(例如，光烘烤(optical baking)