半导体芯片台面结构及其保护方法
【技术领域】
[0001]本发明涉及功率半导体芯片领域，尤其是涉及一种应用于改善芯片漏电流的半导体芯片台面结构及其保护方法。
【背景技术】
[0002]在半导体制造过程中，台面终端的工艺主要是在最后进行，常规的工艺是对芯片边缘进行磨角(形成侧面的角度)，而后进行腐蚀(表面处理)，最后是钝化和保护。经过角度和表面处理后的芯片在洁净(高纯)烘箱中存放不能超过3h，就要进行表面钝化及后续保护工艺。若存放时间过长，台面的表面会吸附电离子或化学物质或水分子，从而会影响芯片的耐压(电性能)。表面钝化的最终目的就是使芯片台面表面被一层或多层保护膜覆盖，芯片台面表面不直接接触外界。此钝化膜要保证台面区域不会被机械损伤，不会被渗透进杂质离子/分子，同时若能改善表面状况，提升电性能是更好。
[0003]在大功率半导体芯片中，虽然芯片主要工作于有源区，但它的工作性能也受限于边缘台面终端的性能。因此，必须对芯片的台面终端进行合理的设计，使台面表面电场低于芯片体内电场，表面耐压高于体内耐压，台面终端才不会成为芯片工作时的短板。终端设计主要包含台面形状设计、台面表面处理和台面表面钝化。台面形状设计和表面处理是使芯片具备承受特定电压电场的能力。表面钝化保证芯片的终端电压能力得以维持，指在芯片电接触范围之外覆盖一层或多层钝化层，防止芯片表面(尤其是PN结在表面的交界处)被电离子、化学物质、水等污染。若芯片表面被污染则会造成芯片的漏电流增大、阻断特性降低、可靠性降低，进而导致芯片失效。
[0004]目前适用于芯片钝化的材料主要有:二氧化硅、多晶硅、类金刚石膜、有机聚酯亚胺(SU)或聚酰亚胺(PI)等。其中，二氧化硅对Na离子屏蔽能力差，当受到Na离子玷污时会引起电压蠕变。多晶硅膜粘附性较差，易发生脱落。有机膜(SU或PI)易于在工艺过程中掺入气泡从而产生空洞，致密性不强。且上述材料由于材料的性能经过长时间存放/使用发生改变，在使用后偶尔会发生不稳定。相较而言，类金刚石膜由于其致密性高(空洞少)，与硅材料粘附性好，电阻率高(寄生电流小)，可靠性高而成为目前比较理想的钝化材料。在半导体芯片中，非电极区域的半导体芯片表面，尤其是表面的PN结交界处必须被钝化膜覆至
ΠΠ O
[0005]在现有技术中，与本发明申请最为接近的技术方案为本申请人于2014年04月16日申请，并于2014年06月25日公开，公开号为CN103887167A的中国发明专利申请《一种半导体芯片台面的钝化方法》。该发明申请半导体芯片台面的钝化方法，包括:将设置有预定台面造型的半导体芯片置入反应等离子体刻蚀的反应室内，并遮挡半导体芯片的非台面区域，以仅使所述半导体芯片的台面区域暴露在外；向反应室内通入反应性气体CH4，反应性气体CH4在射频源功率的作用下辉光放电产生等离子体；等离子体在半导体芯片的台面上淀积一层类金刚石薄膜，以形成钝化层。该发明申请虽然克服了软钝化法存在的人工手动操作很难保证台面钝化层质量的稳定性；采用的钝化材料有极强的刺激性气味，污染环境，并对人体危害较大；钝化材料在涂覆过程中极易引入气泡，在高温固化后，气泡中的气体释放，使得钝化材料出现缩胶现象，需要进行返工处理，降低了工作效率；以及钝化材料极易吸潮，并易老化，从而导致漏电流增大，影响芯片的长期可靠性等技术问题。但是，采用这种钝化方法的半导体芯片台面依然存在漏电流过大的情况，成为影响半导体芯片使用寿命和长期可靠性、稳定性的关键因素。
【发明内容】
[0006]有鉴于此，本发明的目的在于提供一种半导体芯片台面结构及其保护方法，能够有效降低半导体芯片的表面漏电流、降低芯片的静态损耗，从而提升半导体芯片的长期可靠性。
[0007]为了实现上述发明目的，本发明具体提供了一种半导体芯片台面结构的技术实现方案，半导体芯片台面结构，包括:覆盖在所述半导体芯片边缘表面的钝化层，所述钝化层为所述半导体芯片在经过类金刚石膜沉积处理后，放置于200°C至350°C的环境中，并且在惰性气体氛围中进行退火处理后生成，以减小所述半导体芯片的漏电流。
[0008]优选的，所述类金刚石膜沉积处理的沉积速率为10?300nm/min。
[0009]优选的，所述惰性气体氛围采用包括H2、N2、He在内的任意一种惰性气体。
[0010]优选的，所述钝化层的类金刚石膜的厚度为0.0lum?lum。
[0011]优选的，所述半导体芯片在200°C至350°C的环境中，并且在惰性气体氛围下进行退火处理的时间为20min?8hour。
[0012]优选的，在所述钝化层的外表面设置有保护层，所述保护层进一步采用保护橡胶或保护漆。
[0013]优选的，所述类金刚石膜沉积处理使用气态碳氢化合物或所述气态碳氢化合物与氢气的混合物作为原料，通过PECVD工艺生成富含H元素或H离子的类金刚石膜。所述H元素或H离子以非定型方式分布于所述类金刚石膜的C原子网络中。经过退火处理，所述半导体芯片边缘表面的悬挂键被富含H离子的类金刚石膜中和，通过减少半导体芯片边缘的表面复合中心，减小所述半导体芯片边缘的表面漏电流。
[0014]优选的，所述半导体芯片的台面终端结构包括但不限于台面正角、台面负角、场限环中的任意一种结构。
[0015]优选的，所述半导体芯片包括但不限于二极管、晶闸管、三极管、MOS、IGBT中的任意一种芯片。
[0016]本发明还具体提供了另外一种半导体芯片台面保护方法的技术实现方案，半导体芯片台面保护方法，包括以下步骤:
5101:对所述半导体芯片的边缘表面进行类金刚石膜沉积处理，形成类金刚石膜结构的钝化层；
5102:将经过沉积处理的所述半导体芯片放置于200°C至350°C的环境中，并且在惰性气体氛围中进行退火处理，以进一步减小所述半导体芯片的漏电流。
[0017]优选的，所述步骤SlOl进一步包括:使用气态碳氢化合物或所述气态碳氢化合物与氢气的混合物作为原料，通过PECVD工艺在所述半导体芯片的边缘表面沉积富含H元素或H离子的类金刚石膜，形成所述钝化层。
[0018]优选的，经过所述步骤S102的退火处理，所述半导体芯片边缘表面的悬挂键被富含H离子的类金刚石膜中和，通过减少半导体芯片边缘的表面复合中心，减小所述半导体芯片边缘的表面漏电流。
[0019]优选的，在步骤SlOl中，所述类金刚石膜的沉积速率为10?300nm/min。
[0020]优选的，在步骤S102中，惰性气体氛围包括但不限于H2、N2, He中的任意一种气体氛围。
[0021]优选的，在步骤S102中，所述半导体芯片进行退火处理的时间为20min?8hour。
[0022]优选的，所述保护方法进一步包括步骤S103，该步骤包括:
在所述半导体芯片经过退火处理后，在所述钝化层的外表面设置保护层，所述设置保护层的过程包括涂覆保护橡胶或保护漆。
[0023]通过实施上述本发明提供的半导体芯片台面结构及其保护方法，具有如下有益效果:
(I)本发明能够大大降低半导体芯片的表面漏电流，从而降低芯片的静态损耗，提高芯片稳定性及长期可靠性。
[0024](2)本发明使用退火工艺降低半导体芯片的漏电流，成本低、工艺效果好、效率高、
可重复性好。
【附图说明】
[0025]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0026]图1是本发明半导体芯片台面结构一种具体实施例应用于半导体二极管芯片的横截面剖面结构示意图；
图2是采用本发明半导体芯片台面保护方法的半导体芯片台面结构与现有技术在一定电