具有场电极的功率晶体管的制作方法
【技术领域】
[0001 ]本发明的实施例涉及功率晶体管，特别地，功率场效应晶体管。
【背景技术】
[0002]功率晶体管，特别地，功率场效应晶体管，诸如功率M0SFET(金属氧化物场效应晶体管)或者功率IGBT(绝缘栅双极型晶体管)在驱动应用诸如电动机驱动应用或者功率转换应用诸如AC/DC转换器、DC/AC转换器或者DC/DC转换器中被广泛地用作电子开关。
[0003]需要提供能够阻断高电压并且具有低的比导通电阻(与功率晶体管的半导体区域(芯片大小)相乘的导通电阻)的功率晶体管。另外，针对尤其如果在相同的晶片上制造的简单模拟或逻辑电路使用最小型的晶体管是非常有用的。
【发明内容】
[0004]—个实施例涉及功率晶体管。功率晶体管包含至少两个晶体管单元，每个晶体管单元包含:半导体本体的半导体鳍中的漏极区、漂移区以及本体区；邻接本体区的源极区；邻近本体区并且通过栅极电介质与本体区电介质绝缘的栅极电极；以及通过场电极电介质与漂移区电介质绝缘并且被连接到源极区的场电极。场电极电介质被布置在半导体鳍与场电极之间的第一沟槽中。所述至少两个晶体管单元包括第一晶体管单元以及第二晶体管单元。第一晶体管单元的半导体鳍通过不同于第一沟槽的第二沟槽与第二晶体管单元的半导体鳍分离。
[0005]另一个实施例涉及方法。所述方法包含:在邻近第一半导体鳍的第一沟槽以及邻近第二半导体鳍的第二沟槽中的每个中形成栅极电极、栅极电极电介质以及场电极电介质;在第一与第二半导体鳍之间的第三沟槽中形成绝缘层;形成第一场电极，所述第一场电极与绝缘层和第一半导体鳍间隔分开并且邻近在第一沟槽中形成的场电极电介质；以及形成第二场电极，所述第二场电极与绝缘层和第二半导体鳍间隔分开并且邻近在第二沟槽中形成的场电极电介质。
【附图说明】
[0006]参考附图解释示例。附图用于说明基本原理，以便仅仅对于理解所述基本原理是必要的方面被图解。附图不是成比例的。在附图中，相同的参考字符表示相似的特征。
[0007]图1图解根据一个实施例的功率晶体管的垂直的横截面视图；
图2图解根据一个实施例的在图1中示出的功率晶体管的顶视图；
图3图解根据一个实施例的功率晶体管的垂直的横截面视图；
图4图解根据一个实施例的在图3中示出的功率晶体管的顶视图；
图5图解根据另一个实施例的功率晶体管的垂直的横截面视图；
图6示出根据一个实施例的在图1、3和5中示出的功率晶体管中的一个在与图1、3和5中示出的剖面正交的剖面中的垂直的横截面视图； 图7图解根据一个实施例的在图1、3和5中示出的功率晶体管中的一个的顶视图；
图8图解在图7中不出的功率晶体管的垂直的横截面视图；
图9示出在图1、3和5中示出的功率晶体管中的一个在与图1、3和5中示出的剖面正交的剖面中的垂直的横截面视图；
图10A-10H图解根据一个实施例的用于产生功率晶体管的方法。
【具体实施方式】
[0008]在下面的具体描述中，参考了附图。附图形成本描述的一部分并且以图解的方式示出特定的实施例，在所述特定的实施例中可以实践本发明。将理解的是在本文中描述的各种实施例的特征可以互相组合，除非另外具体地指出。
[0009 ]图1和2图解根据一个实施例的功率晶体管。图1示出半导体本体100的一部分的垂直的横截面视图，在所述半导体本体100中集成了功率晶体管的有源器件区，并且图2示出半导体本体100的顶视图。参照图1和2，功率晶体管包含多个基本上同样的晶体管单元。“基本上同样的”意指单独的晶体管单元具有同样的器件特征，但是在它们在半导体本体100中的方位方面可以是不同的。特别地，功率晶体管包含至少两个晶体管单元l(h、102，其在下面将分别被称为第一和第二晶体管单元。在下面，当参考晶体管单元中的任意一个或者多个晶体管单元时，并且当在单独的晶体管单元之间的区别没有必要时，参考字符10将被用于表示多个晶体管单元中的一个或多个。
[0010]参照图1，每个晶体管单元10包含在半导体本体100的半导体鳍中的漏极区11、漂移区12以及本体区13。进一步，源极区14邻接每个晶体管单元10的本体区13。在本实施例中，单独的晶体管单元10共同具有源极区14。即，源极区14是邻接单独的晶体管单元10的本体区13的连续的半导体区，其中单独的晶体管单元10的本体区13(以及漏极区11和漂移区12)是分离的半导体区。在另一个实施例中，每个单独的晶体管的源极和/或本体区可以在结构上被分离但是被电气地连接。
[0011]参照图1，每个晶体管单元10进一步包含邻近本体区13并且通过栅极电介质31与本体区13电介质绝缘的栅极电极21。进一步，场电极41通过场电极电介质32与漂移区12电介质绝缘并且被电气地连接到源极区14。
[0012]图3和4图解功率晶体管的一个实施例，所述功率晶体管包含至少三个晶体管单元。除了参考图1和2解释的第一和第二晶体管单元11、12之外，在图3和4中示出的功率晶体管包含邻近第一晶体管单元1i的第三晶体管单元103。在这个实施例中，两个相邻的晶体管单元分享一个场电极41。即，同一个场电极41通过一个场电极电介质32与一个晶体管单元的漂移区电介质绝缘，并且通过另一个场电极电介质32与另一个晶体管单元的漂移区12电介质绝缘。例如，第一晶体管单元1i和第三晶体管单元13分享一个场电极41，以便第一和第三晶体管单元l(h、103的场电极41通过第一晶体管单元10!的场电极电介质32与第一晶体管单元⑴工的漂移区12电介质绝缘，并且通过第三晶体管单元13的场电极电介质32与相邻的第三晶体管单元13的漂移区12电介质绝缘。等同地，第二晶体管单元12与邻近第二晶体管单元12的第四晶体管单元分享一个场电极，以便第二和第四晶体管单元102、104的场电极41通过第二晶体管单元12的场电极电介质32与第二晶体管单元12的漂移区12电介质绝缘，并且通过第四晶体管单元13的场电极电介质32与相邻的第四晶体管单元14的漂移区12电介质绝缘。
[0013]在图1和3中示出的实施例中，每个晶体管单元10的栅极电极21、栅极电介质31以及场电极电介质32(其中在图3中，参考字符10代表晶体管单元11-1O4)被布置在邻近相应的晶体管单元1的漏极区11、漂移区12以及本体区13的第一沟槽中。场电极可以在横向的方向终止功率晶体管，或者如在图3中图解的那样，可以被定位于分享场电极41的两个晶体管单元的第一沟槽之间。
[0014]在图3中示出的实施例中，由第一晶体管单元11与第三晶体管单元13分享的场电极41被布置在容纳第一晶体管单元11的栅极电极21、栅极电介质31以及场电极电介质32的第一沟槽与容纳第三晶体管单元13的栅极电极21、栅极电介质31以及场电极电介质32的第一沟槽之间。等同地，由第二晶体管单元12与第四晶体管单元104分享的场电极41被布置在容纳第二晶体管单元12的栅极电极21、栅极电介质31以及场电极电介质32的第一沟槽与容纳第四晶体管单元14的栅极电极21、栅极电介质31以及场电极电介质32的第一沟槽之间。
[0015]包含第一晶体管单元⑴工的漏极区11、漂移区12以及本体区13的半导体鳍通过包含电气绝缘的或者电介质绝缘的材料33的第二沟槽与包含第二晶体管单元12的漏极区
11、漂移区12以及本体区13的半导体鳍分离。
[0016]在图1和3中示出的实施例中，第一晶体管单元11与第二晶体管单元12基本上是轴对称的，其中对称轴通过具有绝缘材料33的第二沟槽。在图3中示出的实施例中，第一晶体管单元1i和第三晶体管单元13以及第二晶体管单元12和第四晶体管单元14基本上是轴对称的，其中对称轴通过共同的场电极41。
[0017]参照图1和3，单独的晶体管单元10通过使它们的漏极区11电气地连接到漏极节点D、通过使它们的栅极电极21经栅极节点G电气地连接、并且通过使源极区14连接到源极节点S而被并联连接。在图1中仅仅示意地图解了漏极区11与漏极节点D之间的电气连接。能够使用在半导体本体的顶部上实施的传统的接线布置来实施这个电气连接。等同地，在图1和3中仅仅示意地图解了场电极41与源极节点S之间的电气连接。在图1和3中以点线图解了栅极电极21与栅极节点G之间的电气连接。在图1和3中示出的实施例中，这些栅极电极21被埋在第一沟槽中的场电极电介质32之下。参考以下本文中的图6解释了这些栅极电极21如何被连接到栅极节点G的一个方式。
[0018]在图1和3中，参考字符101表示单独的晶体管单元10的半导体鳍的表