沟槽型超级结的制造方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽型超级结的制造方法。
【背景技术】
[0002]超级结为由形成于半导体衬底中的交替排列的P型薄层和N型薄层组成，现有超级结的制造方法中包括沟槽型超级结的制造方法，这种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(ERI Fi 11 ing)的方式在刻出的沟槽上填充P型掺杂的硅外延，并且要求填充区域具有完好的晶体结构，以便后续流程制作高性能的器件。
[0003]利用深沟槽和外延填充的方法制作超级结器件，对于深沟槽刻蚀和外延填充都是一种挑战，动辄大于10的深宽比，使得这种器件的制作非常困难，在提升器件的性能的同时一般都要求更高的工艺能力。
[0004]如图1所示，是现有沟槽型超级结的制造方法形成的超级结在后续热过程之后的结构示意图;现有方法包括如下步骤:
[0005]步骤一、提供一半导体衬底如娃衬底101，在所述半导体衬底101表面形成有N型外延层102。
[0006]步骤二、采用光刻刻蚀工艺在N型外延层102中形成多个沟槽。
[0007]步骤三、采用外延生长中在所述沟槽中填充P型外延层103，P型外延层103会同时延伸到所述沟槽外部的所述N型外延层102表面。
[0008]步骤四、进行化学机械研磨工艺将沟槽外部的P型外延层103去除，沟槽区域内的P型外延层103和沟槽外部的表面相平，最后形成由填充于沟槽中的所述P型外延层103组成的P型薄层和由所述沟槽之间的所述N型外延层102组成N型薄层交替排列结构，该P型薄层和N型薄层交替排列的结构即为超级结。
[0009]超级结形成之后，后续需要制作超级结器件，后续超级结器件制作过程中会包括P型体区(Pbody)推进等一系列热过程中，已制作完成的P型薄层也称P型柱(P-Pillar)也会受到很大的推进，根据工艺不同，单边推进量可能接近I微米，图1中标记103a所示区域即为P型薄层103在后续热过程后的硼向外横向扩散到N型薄层102中的区域，现有方法形成的P型薄层103会产生较多的外扩，P型薄层103和N型薄层102之间的掺杂会互相抵消效应(counter dope)，最后会使得N型薄层102具有导电性能导电通道的有效宽度变窄，从而会损失器件性能，损失工艺能力。
【发明内容】
[0010]本发明所要解决的技术问题是提供一种沟槽型超级结的制造方法，能有效增加N型薄层的导电通道的有效宽度，提升器件性能，最大化利用工艺能力。
[0011]为解决上述技术问题，本发明提供的沟槽型超级结的制造方法包括如下步骤:
[0012]步骤一、提供一半导体衬底，在所述半导体衬底表面形成有N型外延层。
[0013]步骤二、采用光刻刻蚀工艺在所述N型外延层中形成多个沟槽。
[0014]步骤三、采用外延生长在所述沟槽的底部表面和侧面形成含碳硅外延层。
[0015]步骤四、采用外延生长工艺在形成有所述含碳硅外延层的所述沟槽中填充P型外延层，所述P型外延层同时延伸到所述沟槽外部的所述N型外延层表面;所述P型外延层的掺杂元素为硼，通过设置所述含碳硅外延层阻挡所述P型外延层中的硼外扩到所述N型外延层中。
[0016]步骤五、进行化学机械研磨工艺，所述化学机械研磨工艺将所述沟槽外部的所述P型外延层去除、将所述沟槽区域的所述P型外延层的表面和所述沟槽外的表面相平；由填充于所述沟槽中的所述含碳硅外延层和所述P型外延层组成P型薄层，由各所述沟槽之间的所述N型外延层组成N型薄层，由所述N型薄层和所述P型薄层交替排列组成超级结。
[0017]进一步的改进是，步骤一中所述N型外延层的厚度为15微米?60微米。
[0018]进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述P型外延层为P型硅外延层。
[0019]进一步的改进是，步骤二中形成所述沟槽包括如下分步骤:
[0020]步骤21、在所述N型外延层表面形成硬质掩模层。
[0021]步骤22、在所述硬质掩模层表面涂布光刻胶，进行光刻工艺将所述沟槽形成区域打开。
[0022]步骤23、以所述光刻胶为掩模对所述硬质掩模层进行刻蚀，该刻蚀工艺将所述沟槽形成区域的所述硬质掩模层去除、所述沟槽外的所述硬质掩模层保留。
[0023]步骤24、去除所述光刻胶，以所述硬质掩模层为掩模对所述N型外延层进行刻蚀形成所述沟槽。
[0024]采用所述硬质掩模层之后，在所述步骤四中所述化学机械研磨工艺以所述硬质掩模层为研磨终点，在所述化学机械研磨工艺之后去除所述硬质掩模层。
[0025]进一步的改进是，所述硬质掩模层由依次形成于所述N型外延层表面的第一氧化层、第二氮化硅层和第三氧化层叠加而成。
[0026]进一步的改进是，步骤24中所述沟槽的刻蚀工艺完成后要求所述第三氧化层的厚度保留一半以上;在所述沟槽形成之后还包括如下步骤:
[0027]步骤25、去除所述第三氧化层。
[0028]步骤26、采用热氧化工艺在所述沟槽的底部表面和侧面形成牺牲氧化层，之后去除所述牺牲氧化层以对所述沟槽的底部表面和侧面进行修复，去除所述牺牲氧化层时采用所述第二氮化硅层对所述第一氧化层进行保护。
[0029]步骤27、去除所述第二氮化硅层。
[0030]之后，在所述步骤四中所述化学机械研磨工艺以所述硬质掩模层的所述第一氧化层为研磨终点，在所述化学机械研磨工艺之后去除所述第一氧化层。
[0031]进一步的改进是，所述第一氧化层为热氧化层，厚度为100埃米?2000埃米;所述第二氮化硅层的厚度为100埃米?1500埃米;所述第三氧化层的厚度为0.5微米?3微米。
[0032]进一步的改进是，步骤25中采用湿法刻蚀工艺去除所述第三氧化层；步骤27中采用热磷酸去除所述第二氮化硅层;去除所述第一氧化层采用湿法刻蚀工艺。
[0033]进一步的改进是，步骤三中所述含碳娃外延层的厚度为小于等于0.3微米，碳的体浓度为I el 2cm—3?Ie 17cm—3。
[0034]进一步的改进是，步骤三中采用选择性外延生长工艺形成所述含碳硅外延层;或者，步骤三中采用非选择性外延生长工艺形成所述含碳硅外延层。
[0035]本发明通过在沟槽形成后，在填充P型外延层之前在沟槽的底部表面和侧面形成一层较薄的含碳硅外延层，利用碳能够阻挡硼外扩的原理，能大大减少超级结器件形成的后续工艺的热过程中P型外延层中的硼外扩到N型外延层中的量，从而能有效增加N型薄层的导电通道的有效宽度，提升器件性能，最大化利用工艺能力。
【附图说明】
[0036]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0037]图1是现有沟槽型超级结的制造方法形成的超级结在后续热过程之后的结构示意图；
[0038]图2是本发明实施例方法的流程图；
[0039]图3A-图3E是本发明实施例方法各步骤中的器件结构示意图；
[0040]图4是本发明实施例方法和现有方法形成的超级结在后续热过程中的硼扩散比较图。
【具体实施方式】
[0041 ]如图2所示，是本发明实施例方法的流程图；如图3A至图3E所示，是本发明实施例方法各步骤中的器件结构示意图；本发明实施例沟槽44型超级结的制造方法包括如下步骤:
[0042]步骤一、如图3A所示，提供一半导体衬底I，在所述半导体衬底I表面形成有N型外延层2。
[0043]较佳选择为，所述N型外延层2的厚度为15微米?60微米。所述半导体衬底I为硅衬底，所述N型外延层2为N型硅外延层，所述P型外延层6为P型硅外延层。
[0044]步骤二、如图3B所示，采用光刻刻蚀工艺在所述N型外延层2中形成多个沟槽4。
[0045]较佳为，形成所述沟槽4包括如下分步骤:
[0046]步骤21、如图3A所示，在所述N型外延层2表面形成硬质掩模层3。
[0047]更优选择为，所述硬质掩模层3由