用于高浪涌和低电容的tvs结构的制作方法
【技术领域】
[0001]本发明主要关于瞬态电压抑制器(TVS)的器件结构及制备方法。更确切地说，本发明是关于TVS的一种改良器件结构及制备方法，以便在高瞬态浪涌时处理大量能量的耗散，同时保持瞬态电压抑制器(TVS )的低电容。
【背景技术】
[0002]瞬态电压抑制(TVS)器件的器件结构及制备方法，由于在抑制瞬态电压过程中处理大量能量耗散时过热，仍然受到TVS器件故障等技术挑战。确切地说，瞬态电压抑制器(TVS)常用于在集成电路上意外发生过电压时，保护集成电路。所设计的集成电路在电压正常范围内工作。然而，发生静电放电(ESD)、快速瞬变和闪电时，意想不到的不可控的过电压会对电路造成意外损坏。TVS器件必须具备保护功能，以便在发生这种过电压状况时，规避可能会对集成电路造成的损坏。随着集成电路中配置的易受过电压损坏的器件数量不断增多，对TVS保护造成的损坏也不断增多。TVS典型应用于USB电源和数据线保护、数字视频接口、高速以太网、笔记本电脑、显示器和平板显示器。
[0003]由于TVS性能要求具备常见的8 X 20μ秒的IEC 61000标准、10 X ΙΟΟΟμ秒的脉冲浪涌电流，因此TVS短时间内吸收大量能量的挑战与日倶增。随着大量能量耗散，当金属过热融化时，经常发生最常见的TVS故障。众所周知，硅作为TVS器件的一部分，可以比金属承受更大的功率耗散。虽然形成在TVS结构顶面附近的金属层通常配置成电极或电接头，但是金属层会因过热而融化。因此，TVS器件的过电压保护功能会因这些融化故障而大打折扣。
[0004]图1是传统TVS器件的剖面图。该器件结构具有一个内在的限制，因顶部N扩散制备工艺造成的浅阻挡结引起。因此，电压闭锁区更靠近金属层附近的表面，金属层通常形成在上表面，作为电接头。当半导体器件经理高瞬态电压浪涌时，阻挡结吸收大量能量，导致温度迅速升高。金属附近的局部高温可能导致过热，然后使沉积在阻挡结区域附近的金属融化，致使TVS故障。
[0005]因此，有必要提出制备TVS新型器件结构的新工艺的新制备方法，从而解决上述困难和局限。
【发明内容】
[0006]本发明提出了用新改良工艺制备的改良TVS结构配置，以提供更好的浪涌性能，而不会影响TVS器件的电压钳位性能。
[0007]在本发明中，转向二极管与主齐纳二极管集成，其中高端二极管、低端二极管和主齐纳二极管都在具有简化层结构的半导体衬底中作为垂直二极管。高端二极管与主齐纳二极管重叠，使TVS器件占据相对较小的区域。同时，通过制备带有水平延伸N-掩埋层的多个PN结，在N-顶部掺杂层和P+接触区下方的P外延层中，改善器件结构，以形成底部齐纳二极管，同时作为可控硅整流器(SCR)用作高端转向二极管。由于SCR的PN产生等效电容的串联，器件的电容得以大幅降低。在一个较佳实施例中，N-顶部掺杂层具有低掺杂浓度，使电容进一步降低。更好的是，SCR的N-顶部掺杂层部分是浮动的，在零偏压下完全耗尽，使SCR就像是一个低电容的常用二极管一样，从而解决了上述技术难题与挑战。
[0008]本发明的较佳实施例主要提出了一种沉积在第一导电类型的半导体衬底上的瞬态电压抑制器(TVS) 3VS器件包含多个接触沟槽，打开并延伸到外延层底部，外延层底部用第二导电类型的掺杂多晶硅层填充，其中沟槽还被一个第二导电类型的重掺杂区包围；以及一个沉积在外延层顶面上的金属接触层，电连接到Vcc电极，其中金属接触层还直接连接掺杂多晶硅层和第二导电类型的重掺杂区。
[0009]在另一个较佳实施例中，外延层为P-型外延层，接触沟槽用N-掺杂多晶硅层填充，N-型重掺杂区包围N-掺杂多晶硅层。在另一个较佳实施例中，外延层为N-型外延层，接触沟槽用P-掺杂多晶硅层填充，P-型重掺杂区包围P-掺杂多晶硅层。在另一个较佳实施例中，接触沟槽用N-掺杂多晶硅层填充，N-型重掺杂区包围N-掺杂多晶硅层;接触金属层电连接到阴极电极。在另一个较佳实施例中，TVS器件还包含一个第二导电类型的顶部掺杂层，沉积在所述的外延层上方附近。TVS器件还包含一个第二导电类型的掩埋掺杂区，沉积并包围在外延层中，掩埋掺杂区与所述的外延层的底部相交接，从而为所述的TVS器件构成一个齐纳二极管；以及一个第一导电类型的第一接触区，沉积在掩埋掺杂区上方的顶部掺杂层上方，以构成一个半导体可控整流器(SCR)作为第一转向二极管，SCR在垂直方向上包含第一接触区、顶部掺杂层、外延层和掩埋掺杂区，其中第一接触区沉积在远离接触沟槽处，并与接触沟槽绝缘，第二导电类型的掩埋掺杂区还水平延伸，并与接触沟槽下方的第二导电类型的重掺杂区合并。
[0010]在另一个较佳实施例中，TVS器件还包含多个绝缘沟槽，隔离一部分外延层和顶部掺杂层，使SCR与接触沟槽绝缘。在另一个较佳实施例中，TVS器件还包含一个第二导电类型的第二接触区，沉积在顶部掺杂层上方，从SCR和第一转向二极管开始在接触沟槽的对边水平延伸，其中第二接触区与顶部掺杂层相交接，作为一个第二转向二极管，并且与第一转向二极管一起构成TVS器件的一对转向二极管。在另一个较佳实施例中，第一和第二转向二极管构成一对转向二极管，包含一个高端转向二极管和一个低端转向二极管，在接触沟槽的两个对边上，被第二导电类型的掺杂区包围。在另一个较佳实施例中，第二转向二极管还包含一部分顶部掺杂层，用于降低第二转向二极管的电容。在另一个较佳实施例中，第一和第二转向二极管通过第一和第二接触区，分别连接到输入/输出(I/o)垫。
[0011]在另一个较佳实施例中，TVS器件还包含绝缘沟槽，包围着第一和第二转向二极管，用于使第一和第二转向二极管与接触沟槽绝缘。在另一个较佳实施例中，第一转向二极管、第二转向二极管和接触沟槽被至少一个绝缘沟槽隔开。在另一个较佳实施例中，TVS器件还包含一个电压击穿(VBD)触发区，在齐纳二极管中带有第一导电类型的高掺杂浓度，重叠沉积在掩埋掺杂区下方的外延层中的区域，以控制电压击穿。
[0012]在另一个较佳实施例中，TVS器件还包含一个绝缘层，覆盖着具有开口的半导体衬底的顶面，用于构成一个金属接触层，与沉积在接触沟槽中的掺杂导电层接触。在另一个较佳实施例中，第一导电类型为P-型，半导体衬底作为接地电压(GND)端。
[0013]本发明还提出了一种瞬态电压抑制器(TVS)的制备方法。该方法包含:a)在第一导电类型的半导体衬底上，生长一个具有第一导电类型的外延层，在外延层中打开多个接触沟槽，然后在外延层中的沟槽下方，注入一个第二导电类型的掺杂区；以及b)用第二导电类型的掺杂导电层填充接触沟槽，然后利用掩埋在外延层顶面附近制备第二导电类型的掺杂区，通过升高温度使每个接触沟槽下方的掺杂区扩散，以便扩散并包围外延层中的接触沟槽。在另一个较佳实施例中，该方法还包含:C)在外延层上方制备一个顶部绝缘层，在顶部绝缘层中打开多个接触开口，然后制备一个接触金属层，以便与掺杂导电层相接触，掺杂导电层填充在接触沟槽和包围着接触沟槽的第二导电类型的掺杂区中。
[0014]阅读以下详细说明并参照附图之后，本发明的这些和其他的特点和优势，对于本领域的技术人员而言，无疑将显而易见。
【附图说明】
[0015]图1是一种传统的带有阻挡结的TVS器件，由顶部N扩散形成，沉积在传统的TVS电路的表面附近，配有常用于静电放电(ESD)保护的二极管阵列。
[0016]图2是本发明的实施例中一种改良TVS器件结构的剖面图。
[0017]图3A-3F是用于制备本发明所述的TVS器件的制备工艺的一系列剖面图。
[0018]图4A是本发明所述的改良TVS器件的剖面图，包含将齐纳二极管与带有耗尽SCR高端结构和低端转向二极管集成。
[0019]图4A-1是该器件结构的等效电路。
[0020]图4B是从图4A顶部所取的特写视图，用于表示电路的等效电容。图4C是与图4A-1相同的剖面图，但与图4A-1的导电类型相反。
[0021 ]图5A-5K是制备图4A所示TVS器件的剖面图。
【具体实施方式】
[0022]图2表示依据本发明的一个实施例，TVS结构100的剖面图，位于半导体衬底(图中没有表示出)上的P-型外延层105上。TVS结构包含多个用N+多晶硅层120填充的沟槽，沟槽都被N+掺杂区110包围。最好的情况是，沟槽从外延层105的顶面开始打开，并且延伸到外延层105的底部。金属接触层150与N+多晶硅层120和N+掺杂区110相接触。金属接触层150还通过一个夹层电介质(ILD)层140，例如BPSG层，与TVS器件的I/O垫(图中没有表示出)绝缘。在一个较佳实施例中，N+多晶娃层120在外延层的顶面上方延伸，使在外延层顶面上方延伸的N+多晶硅层120，接触其整个表面上的金属接触层150。奸掺杂区110在邻近沟槽之间的整个外延层上方延伸。N+掺杂区110还包含一个外延层顶面附近的表面部分130，水平延伸的宽度大于剩余的N+掺杂区110的宽度，剩余的N+掺杂区110包围着表面部分以下的沟槽侧壁。
[0023]在本发明所述的TVS结构中，峰值电场和电压闭锁区向下移动到