中介基板及其制法
【技术领域】
[0001]本发明是有关一种中介基板，尤指一种封装堆栈结构用的中介基板及其制法。
【背景技术】
[0002]随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆栈结构(Package on Package，PoP)，此种封装方式能发挥系统封装(System in Package，简称SiP)异质整合特性，可将不同功用的电子组件，例如:内存、中央处理器、绘图处理器、影像应用处理器等，藉由堆栈设计达到系统的整合，适合应用于轻薄型各种电子产品。
[0003]早期封装堆栈结构是将内存封装件(俗称内存IC)藉由多个焊球堆栈于逻辑封装件(俗称逻辑IC)上，且随着电子产品更趋于轻薄短小及功能不断提升的需求，内存封装件的布线密度愈来愈高，以纳米尺寸作单位，因而其接点之间的间距更小；然，逻辑封装件的间距是以微米尺寸作单位，而无法有效缩小至对应内存封装件的间距，导致虽有高线路密度的内存封装件，却未有可配合的逻辑封装件，以致于无法有效生产电子产品。
[0004]因此，为克服上述问题，遂于内存封装件与逻辑封装件之间增设一中介基板(interposer substrate)，如，该中介基板的底端电性结合间距较大的具逻辑芯片的逻辑封装件，而该中介基板的上端电性结合间距较小的具内存芯片的内存封装件。
[0005]图1为现有中介基板I的剖面示意图。如图1所示，该中介基板I包括:一第一绝缘层13、一第一线路层11、多个第一导电柱12、一第二线路层14、多个第二导电柱15、一第二绝缘层16以及表面处理层17，17’。该第一绝缘层13具有相对的第一表面13a与第二表面13b。该第一线路层11嵌埋于该第一绝缘层13中并外露出该第一表面13a，俾供作为置晶垫。该第一导电柱12设于该第一绝缘层13中并设于该第一线路层11上。该第二线路层14设于该第一绝缘层13的第二表面13b与该些第一导电柱12上。该第二导电柱15设于该第二线路层14上。该第二绝缘层16设于该第一绝缘层13的第二表面13b上并包覆该第二线路层14与第二导电柱15，且令该第二导电柱15的部分表面外露于该第二绝缘层16，俾供作为植球垫。该表面处理层17设于该第一线路层11的外露表面与第二导电柱15的外露表面上。
[0006]惟，现有中介基板I的制法中，该表面处理层17，17’为有机保焊剂剂(OrganicSolderability Preservative，简称0SP)，其无法适用于植球垫(即第二导电柱15)需长期暴露于一般环境下的产品，如LGA(land grid array)产品。
[0007]再者，若将植球垫(即第二导电柱15)上的表面处理层17’改为化学镍钯金(ENEPIG)或电镀镍金(Ni/Au)的材质，将有如下问题:
[0008]第一、需选化流程(即进行两次表面处理，一次为OSP的表面处理层17，另一次为化学镍钯金(ENEPIG)或电镀镍金(Ni/Au)的表面处理层17’)，且于进行制程时需覆盖光阻，所以容易发生光阻析出的问题，而造成品质风险。
[0009]第二、不易控制金属间化合物(intermetallic compound，简称IMC)及镍层阻障(barrier)的问题。
[0010]因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0011]鉴于上述现有技术的缺失，本发明提供一种中介基板，包括:一第一绝缘层，具有相对的第一表面与第二表面；一第一线路层，形成于该第一绝缘层中且其一表面外露出该第一绝缘层的第一表面；多个第一导电柱，形成于该第一绝缘层中且设于该第一线路层上并连通至该第一绝缘层的第二表面；一第二线路层，形成于该第一绝缘层的第二表面与该些第一导电柱上并电性连接该些第一导电柱；多个第二导电柱，形成于该第二线路层上并电性连接该第二线路层；一第二绝缘层，形成于该第一绝缘层的第二表面上，以包覆该些第二导电柱与该第二线路层，且令该第二导电柱的端面外露于该第二绝缘层；以及多个浸镀锡层，分别形成于该第一线路层的外露表面与该第二导电柱的端面上。
[0012]本发明提供一种中介基板的制法，包括:在一承载板上形成第一线路层，且于该第一线路层上形成多个第一导电柱；形成一第一绝缘层于该承载板上，该第一绝缘层具有相对的第一表面与第二表面，且该第一绝缘层藉其第一表面结合至该承载板上，而该些第一导电柱外露于该第一绝缘层的第二表面；形成一第二线路层于该第一绝缘层的第二表面与该些第一导电柱上，且该第二线路层电性连接该些第一导电柱；形成多个第二导电柱于该第二线路层上，且该第二线路层电性连接该些第二导电柱；形成一第二绝缘层于该第一绝缘层的第二表面上，以包覆该些第二导电柱与该第二线路层，且令该第二导电柱的端面外露于该第二绝缘层；移除该承载板，使该第一线路层外露于该第一绝缘层的第一表面；以及分别形成浸镀锡层于该第一线路层的外露表面与该第二导电柱的端面上。
[0013]前述的制法中，可选择性地移除部分或全部该承载板。
[0014]前述的中介基板及其制法中，该第一绝缘层以铸模方式、涂布方式或压合方式形成于该承载板上，所以形成该第一绝缘层的材质为铸模化合物、底层涂料或介电材料。
[0015]前述的中介基板及其制法中，该第一线路层的表面低于该第一绝缘层的第一表面。
[0016]前述的中介基板及其制法中，该第一导电柱的端面齐平该第一绝缘层的第二表面。
[0017]前述的中介基板及其制法中，该第二导电柱的端面为植球面。
[0018]前述的中介基板及其制法中，该第二导电柱的端面齐平该第二绝缘层的表面。
[0019]前述的中介基板及其制法中，该第二绝缘层以铸模方式、涂布方式或压合方式形成于该承载板上，所以形成该第二绝缘层的材质为铸模化合物、底层涂料或介电材料。
[0020]前述的中介基板及其制法中，该浸镀锡层的表面不高于该第一绝缘层的第一表面。
[0021]前述的中介基板及其制法中，该浸镀锡层的表面高于该第一绝缘层的第一表面。
[0022]前述的中介基板及其制法中，该浸镀锡层的表面不高于该第二绝缘层的表面。
[0023]前述的中介基板及其制法中，该浸镀锡层的表面高于该第二绝缘层的表面。
[0024]另外，前述的中介基板及其制法中，移除部分该承载板，使保留的该承载板作为一支撑结构。
[0025]由上可知，本发明中介基板及其制法，藉由该浸镀锡层作为表面处理层，以适用于植球垫需长期暴露于一般环境下的产品，且无需选化流程，所以本发明的制法较为简易。又，易于控制金属间化合物，且无镍层阻障的问题，所以品质较为稳定。
【附图说明】
[0026]图1为现有中介基板的剖视示意图；
[0027]图2A至2F为本发明的中介基板的制法的剖视示意图；其中，图2F’为图2F的另一态样；以及
[0028]图2G及2G’为图2F的后续制程的剖视示意图。
[0029]其中，附图标记说明如下:
[0030]1、2、2’中介基板
[0031]11,21第一线路层
[0032]12、22第一导电柱
[0033]13、23第一绝缘层
[0034]13a, 23a第一表面
[0035]13b, 23b第二表面
[0036]14、24第二线路层
[0037]15、25第二导电柱
[0038]16、26第二绝缘层
[0039]17、17’表面处理层
[0040]20承载板
[0041]20a金属材
[0042]20’支撑结构
[0043]21a、26a、27a、27a，表面
[0044]22a、25a端面
[0045]27、27’浸镀锡层
[0046]4电子组件
[0047]5焊球
[0048]6封装胶体。
【具体实施方式】
[0049]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0050]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
[0051]图2A至2F为本发明的无核心层式(coreless)中介基板2的制法的剖视示意图。于本实施例中，该中介基板2为芯片尺寸覆晶封装(flip-chip chip scale package，简称FCCSP)用的载板。
[0052]如图2A所示，提供一承载板20。于本实施例中，该承载板20为基材，例如铜箔基板，但无特别限制，本实施例以铜箔基板作说明，其两侧具有含铜的金属材20a。
[0053]如图2B所示，藉由图案化制程，以形成一第一线路层21于该承载板20上。
[0054]如图2C所示，藉由图案化制程，以电镀形成多个第一导电柱22于该第一线路层21上。
[0055]于本实施例中，该些第一导电柱22接触且电性连接该第一线路层21。
[0056]如图2D所示，形成一第一绝缘层23于该承载板20上，该第一绝缘层23具有相对的第一表面23a与第二表面23b，且该第一绝缘层23藉其第一表面23a结合至该承载板20上，而该第一导电柱22外露于该第一绝缘层23的第二表面23b。
[0057]于本实施例中，该第一绝缘层23以铸模方式、涂布方式或压合方式形成于该承载板20上，且形成该第一绝缘层23的材质为铸模化合物(Molding Compound)、底层涂料(Primer)、或如环氧树脂(Epoxy)的介电材料。
[0058]再者，该第一导电柱22的端面22a齐平该第一绝缘层23的第二表面23b。
[0059]如图2E所示，形成一第二线路层24于该第一绝缘层23的第二表面23b与该些第一导电柱22上，再形成多个第二导电柱25于该第二线