负鼠晶片封装叠加设备的制造方法
【技术领域】
[0001 ]集成电路封装。
【背景技术】
[0002]对于移动应用来说，小封装形状因数(占用面积和Z-高度)和低封装成本是新产品的重要要求。使用封装叠加(Package on Package)(PoP)组件(在该组件中一个封装以堆叠布置(在z方向上一个在另一个上方)的方式连接至另一封装)以减少模块的占用面积(例如在应用处理器顶部上的存储器)。在减小xy-方向占用面积的同时，PoP配置增加了该模块的Z-方向厚度或高度(“z-高度”)。现有PoP模块技术的目前状况是具有大约一毫米或更大的Z-高度。典型的PoP解决方案还允许在顶部和底部封装之间的有限数量的互连。典型地，这些互连位于该底部封装的扇出(fan-out)区域或周边区域中。可以使用用于互连的附加再布线层或更紧密的几何形状以增加互连带宽，但是这样的解决方案易于增加封装成本。
【附图说明】
[0003]图1示出了封装叠加(PoP)组件的实施例的横截面侧视图，该组件包括底部或支撑封装，该封装具有相对于所附接的封装衬底的悬挂或负鼠(opossum)配置的晶片(die)。
[0004]图2示出了PoP组件的另一实施例的横截面侧视图，该组件使用底部或支撑封装，该封装具有相对于所附接的封装衬底的悬挂或负鼠配置的晶片。
[0005]图3示出了PoP组件的另一实施例的横截面侧视图，其中下面的或支撑的封装基于晶圆级封装，尤其是具有至顶部封装的周边互连的嵌入式晶圆级球栅阵列(例如eWLB)封装。
[0006]图4示出了PoP组件的另一实施例的横截面侧视图，该组件具有作为底部封装的负鼠扇出晶圆级封装，该底部封装具有至顶部封装的区域互连。
[0007]图5示出了使用eWLB叠加eWLB负鼠配置的预-PoP组件的横截面侧视图。
[0008]图6示出了模制载体的侧视图，该载体具有设置在其表面上的粘性箔和放置在该粘性箔上的若干通孔条(via bar) ο
[0009]图7示出了图6经过了通孔条和模制材料从粘结层分离并且在该结构上引入再分配层和将晶片连接至其之后的结构。
[0010]图8示出了图7经过模制材料薄化之后的结构。
[0011]处理顺序也可以是不同的:在放置焊球和负鼠晶片之前薄化本体。
[0012]图9图示了计算装置的实施例。
【具体实施方式】
[0013]图1示出了封装叠加(PoP)组件的实施例的横截面侧视图，该组件包括底部或支撑封装，该封装具有相对于所附接的封装衬底的悬挂或负鼠配置的晶片。参考图1，PoP组件100包括以堆叠布置连接至封装230的封装110(如所示出的封装110在Z-方向上位于封装130之上或上面)。
[0014]封装110包括封装衬底115，分别通过例如晶片的接触点和封装衬底之间的、可选地包括底部填充的凸块或回流工艺，将晶片120电性和物理地连接至该封装衬底的表面。具有代表性地，晶片120是存储器晶片。封装110还包括可操作地将封装110连接至底部或支撑封装130的互连150 (例如焊料凸块)。
[0015]在图1中示出的PoP组件100的封装130包括封装衬底135，通过可选地包括底部填充的凸块或回流工艺将晶片140(例如倒装芯片微处理器)电性和物理地连接至该封装衬底135。如图1中示出的，晶片140连接至封装衬底135的一侧使得晶片140相对于z_方向位于封装衬底135的下方并且因此如所示出的相对于封装衬底135处于负鼠或悬挂晶片配置。换句话说，在每个封装衬底包括晶片侧，各自的晶片连接至封装衬底的该晶片侧(晶片120连接至封装衬底115以及晶片140连接至封装衬底135)，和相对侧或背侧的情况下，封装衬底115的背侧面对封装衬底135的背侧。
[0016]在PoP组件100中，晶片140关于其与封装衬底145的附连并且相对于晶片120与封装衬底115的附连而言是处于悬挂或负鼠配置的，如所示出的，其中封装110在封装130之上或上方。封装衬底135还包括在封装衬底的晶片侧上的接触焊盘155。在示出的实施例中，PoP组件100连接至衬底175，该衬底175典型地例如是用在移动应用中的印刷电路板，该移动应用例如是电话或其它便携式计算装置。通过在封装衬底135的接触焊盘155和衬底175的相应接触焊盘之间的焊料连接160(焊球)将PoP组件100连接至衬底175。在一个实施例中，包括至衬底和再分配层的任何互连的晶片140的厚度或高度hi小于焊料连接160的厚度或高度h2。
[0017]参考组件100，关于封装110至封装130的连接，可以通过到达接触或接触焊盘(布置在每个封装的区域表面周围)的焊料连接来完成该连接。具有代表性地，图1示出了具有内部区域180和周边区域185的封装衬底115，内部区域180和周边区域185共同限定该封装的区域表面。如所示出的，接触焊盘布置在内部区域180的周围并且还有周边区域185的周围。在衬底制造阶段期间通过将迹线或互连布线或分配至内部区域185并形成至该迹线或互连的接触焊盘，可以形成这样的接触焊盘。使用封装衬底115的内部区域180用于衬底和封装130之间的互连点的能力提供了相比于仅具有周边布置的接触焊盘(仅在周边区域185中)的封装衬底而言增加的互连点数量。图1示出了封装衬底135，该封装衬底135具有设置在与晶片140所连接的衬底一侧相对的、封装衬底的表面上的接触焊盘145。接触焊盘145与封装衬底115的接触焊盘125 (包括在封装衬底的内部区域中)对准，并且焊料连接150 (焊球)通过各自的接触焊盘连接这些封装。
[0018]图2示出了PoP组件的另一实施例的横截面侧视图，该组件使用底部或支撑封装，该封装具有相对于所附接的封装衬底悬挂或负鼠配置的晶片。参考图2，组件200包括封装210，封装210以堆叠布置的方式(如示出的在Z-方向一个在其它的之上或上方)连接至封装230。封装210包括封装衬底215，通过例如可选地包括底部填充工艺的凸块或回流工艺，将晶片220电性和物理地连接至该封装衬底215的表面。具有代表性地，晶片220是倒装芯片存储器晶片。图2还示出了封装210，该封装210包括与晶片220所连接的侧相对的衬底侧上的接触焊盘225。接触焊盘225设置在封装衬底内部区域280的周边的区域285中。在一个实施例中，将接触焊盘225设置为沿着具有矩形或正方形的封装衬底215的表面的四个侧边的周边或边缘。
[0019]在图2中的PoP组件200的封装230包括封装衬底235，通过可选地包括底部填充工艺的凸块或回流工艺，将晶片240(例如倒装芯片微处理器)连接至该封装衬底235。如示出的，晶片240连接至封装衬底235的一侧使得晶片240相对于Z-方向位于封装衬底235下面并因此相对于封装衬底235处于负鼠或悬挂配置。封装230的封装衬底235包括接触焊盘245，该接触焊盘245设置在与晶片240所附接的侧相对的衬底侧上。接触焊盘245设置在封装衬底表面上的周边布置中并且与封装210的接触焊盘225对准。图2示出了设置在封装210的接触焊盘225和封装230的接触焊盘245之间的焊料连接250(焊球)以电性连接这些封装。封装230的封装衬底235还包括设置在封装衬底的晶片侧上的接触焊盘255。图2示出了连接至接触焊盘255的焊料连接260，该接触焊盘255可操作地将PoP组件200连接至诸如印刷电路板的衬底。
[0020]在图1和图2的每一个中示出的实施例中，每个组件代表性地包括封装，例如设置在具有负鼠或悬挂晶片配置的倒装芯片球栅阵列封装上的商业存储器封装。通过使用负鼠或悬挂晶片配置以用于PoP组件的底部或支撑封装(例如图1的封装130，图2的封装230)，最小化了组件的Z-高度。在一个实施例中，对于图1中的封装组件100和图2中的封装组件200二者来说代表性的z高度是大约I毫米(mm)。
[0021]图3示出了PoP组件的另一实施例的横截面侧视图，其中下面的或支撑封装基于晶圆级封装，尤其是嵌入式晶圆级球栅阵列(例如eWLB)封装。对于eWLB，封装是形成在关于晶片接触的再分配层周围的。图3示出了PoP组件300的横截面侧视图，该组件300包括以堆叠方式电性连接至封装330的封装310，该封装310在Z-方向布置在封装330之上和上方。封装310包括封装衬底315 ο例如是存储器晶片的晶片320电性和物理地连接至封装衬底315表面(如示出的是顶表面)上的接触。封装衬底315包括接触焊盘325，接触焊盘325设置在与晶片320所附接的侧相对的一侧上的封装衬底的周边区域周围。周边区域385是内部区域380的周边，并且在一个实施例中，其围绕四边形矩形封装衬底的每边的周边或边缘。
[0022]图3中的PoP组件300的封装330包括例如直接连接至再分配层335的微处理器的晶片340。再分配层335包括晶片侧(连接至晶片340)上的接触焊盘和与借由其间的电迹线和互连将晶片340连接至的一侧相对的一侧上的接触焊盘345。通孔条348连接至接触焊盘345，通孔条348嵌入或设置在模制材料343中。如图