一种高压pmos器件的制作方法
【技术领域】
[0001] 本实用新型设及半导体器件，更具体地说，本实用新型设及电子电路中的PM0S(P 型金属氧化物半导体）器件。
【背景技术】
[0002] BCD炬ipolar CMOS DM0巧工艺通常采用重渗杂漏区和轻渗杂漏区相结合的方式 来形成双扩散漏区W制作高压PM0S器件。相比于普通器件中只需采用一张掩膜即可形成 漏区，高压PM0S器件需采用两张掩膜来形成双扩散漏区。为了节省掩膜，低压器件制作过 程中用W形成P阱的掩膜可用于形成高压PM0S器件中的轻渗杂漏区。但是，相比于高压 PM0S器件中的轻渗杂漏区，低压器件中的P阱的浓度显得太高，将严重影响高压PM0S器件 的击穿电压，导致其值较低，影响高压PM0S器件的性能。 【实用新型内容】
[0003] 考虑到现有技术的一个或多个技术问题，提出了一种高压PM0S器件，利用低压器 件中采用的掩膜制作轻渗杂漏区和N阱，节省了掩膜，降低了成本，并且同时具有较高的击 穿电压和较低的导通电阻。
[0004] 根据本技术的实施例，提出了一种高压PM0S器件，包括；P型衬底；位于P型衬底 上的N型埋层；位于N型埋层上的外延层；位于外延层上的场氧；位于外延层内的低压P阱； 位于外延层内的N阱；位于低压P阱和场氧上的厚栅氧；位于N阱、低压P阱和外延层上的 薄栅氧；位于薄栅氧和厚栅氧上的多晶娃栅；位于N阱内的N型重渗杂区，用作体接触区； 位于低压P阱内的第一 P型重渗杂区，所述第一 P型重渗杂区与场氧邮邻；W及位于N阱 内的第二P型重渗杂区，所述第二P型重渗杂区与多晶娃栅邮邻，并且与N型重渗杂区电连 接；其中，所述N阱和所述低压P阱的间矩为0. 5 y m?1 y m。
[0005] 在一个实施例中，所述厚栅氧的厚度区间为30〇A到500A。
[0006] 在一个实施例中，在所述多晶娃栅下方，厚栅氧的边缘与场氧的边缘间矩为 0. 3 y m ?0. 5 y m。
[0007] 在一个实施例中，所述低压P阱的侧壁与厚栅氧的边缘间矩为0. lym?0.2 ym。 [000引在一个实施例中，所述N阱采用应用于低压器件中的低压N阱制作而成。
[0009] 在一个实施例中，所述场氧采用浅槽隔离工艺制作而成。
[0010] 在一个实施例中，所述场氧采用娃局部氧化工艺制作而成。
[0011] 在一个实施例中，所述多晶娃栅延伸至场氧上部。
【附图说明】
[0012] 为了更好的理解本实用新型，将根据W下附图对本实用新型进行详细描述：
[0013] 图1示出了根据本实用新型一实施例的高压PM0S器件100的纵向剖面示意图；
[0014] 图2示出了根据本实用新型一实施例的高压PM0S器件200的纵向剖面示意图；
[0015] 图3A?31 w剖面图的形式示意性地示出了根据本实用新型一实施例形成高压 PMOS器件100的工艺流程；
[0016] 图4A?41 W剖面图的形式示意性地示出了根据本实用新型一实施例形成高压 PMOS器件200的工艺流程。
【具体实施方式】
[0017] 下面将详细描述本实用新型的具体实施例，应当注意，该里描述的实施例只用于 举例说明，并不用于限制本实用新型。在W下描述中，为了提供对本实用新型的透彻理解， 阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是；不必采用该些特定细 节来实行本实用新型。在其他实例中，为了避免混淆本实用新型，未具体描述公知的电路、 材料或方法。
[001引在整个说明书中，对"一个实施例"、"实施例"、"一个示例"或"示例"的提及意味 着：结合该实施例或示例描述的特定特征、结构或特性被包含在本实用新型至少一个实施 例中。因此，在整个说明书的各个地方出现的短语"在一个实施例中"、"在实施例中"、"一个 示例"或"示例"不一定都指同一实施例或示例。此外，可W W任何适当的组合和/或子组 合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人 员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当 理解，当称元件"连接到"或"禪接到"另一元件时，它可W是直接连接或禪接到另一元件或 者可W存在中间元件。相反，当称元件"直接连接到"或"直接禪接到"另一元件时，不存在 中间元件。相同的附图标记指示相同的元件。该里使用的术语"和/或"包括一个或多个 相关列出的项目的任何和所有组合。
[0019] 图1示出了根据本实用新型一实施例的高压PMOS器件100的纵向剖面示意图。在 图1中，所述高压PMOS器件100包括；P型衬底101 ;位于P型衬底101上的N型埋层102 ; 位于N型埋层102上的外延层103 ;位于外延层103上的场氧111 ;位于外延层103内的低 压P阱104 ;位于外延层103内的N阱107 ;位于低压P阱104和场氧111上的厚栅氧112 ; 位于N阱107、低压P阱104和外延层103上的薄栅氧105 ;位于薄栅氧105和厚栅氧112 上的多晶娃栅106 ;位于N阱107内的N型重渗杂区110,用作体接触区；位于低压P阱104 内的第一 P型重渗杂区108 (P+)，所述第一 P型重渗杂区108与场氧111邮邻；W及位于N 阱107内的第二P型重渗杂区109 (P+)，所述第二P型重渗杂区109与多晶娃栅106邮邻， 并且与N型重渗杂区110电连接；其中，N阱107和低压P阱104的间矩dl为0. 5 ym? 1 U m。
[0020] 在一个实施例中，所述厚栅氧112的厚度区间为300A到500A。所述厚栅氧112 形成于所述薄栅氧105之前，并且覆盖低压P阱104和场氧111的部分区域。如图1所示， 在多晶娃栅106下方，厚栅氧112的边缘与场氧111的边缘间矩d2为0.3 ym?0.5 ym。 同时，低压P阱104的侧壁与厚栅氧112的边缘间矩d3为0. 1 ym?0. 2 ym。
[0021] 在一个实施例中，N阱107由应用于低压器件（与高压PMOS集成在同一衬底上的 低压M0SFET，电容或其他器件）中的低压N阱材料制作而成。
[0022] 在先进BCD工艺中，双极器件、CMOS和DM0S，W及高压器件和低压器件通常都集成 于同一巧片。在本实用新型实施例中，高压PMOS器件100中的低压P阱104作为双扩散漏 区的轻渗杂区，是采用低压器件（如低压NMO巧中的阱区制作而成的。而在现有技术中，为 了形成高压PM0S器件100中轻渗杂区，则需要增加额外的掩膜版。因此，本实用新型实施 例省略了用于制作漏区轻渗杂区的额外的掩膜版。通常情况下，低压器件中的P阱材料的 浓度要比传统高压PM0S器件中的轻渗杂漏区的浓度要高。如果单单W低压器件中的P阱 材料来制作高压PM0S器件的轻渗杂漏区的话，将导致高压PM0S器件的击穿电压降低。在 本实用新型实施例中，厚栅氧的加入有助于提高器件的击穿电压。同时，N阱107和低压P 阱104的间矩dl被限制在0. 5 ym?1 ym，也有利于提高器件的击穿电压。在一个实施例 中，高压PM0S器件100的击穿电压高达40V。由于在先进BCD工艺中，制作DM0S需用到厚 栅氧，因此在高压PM0S器件100中加入厚栅氧不会增加额外的掩膜或制作步骤。同时，本 实用新型实施例中的高压PM0S器件100由于采用浓度相对较高的低压P阱制作轻渗杂漏 区，高压PM0S器件100的导通电阻Ron将比传统的高压PM0S器件要低。
[0023] 在图1中，场氧111采用浅槽隔离工艺制作而成。本领域普通技术人员应该知道， 高压PM0S器件中的场氧也可能采用其他工艺制作。
[0024] 图2示出了根据本实用新型一实施例的高压PM0S器件200的纵向剖面示意图。除 了场氧结构外，所述高压PM0S器件200具有与高压PM0S器件100相类似的结构。所述高 压PM0S器件200中的场氧211采用娃局部氧化（LOCO巧技术制作而成。同时，在高压PM0S 器件200中，多晶娃栅106也覆盖场氧211。
[0025] 与高压PM0S器件100类似，高压PM0S器件200中厚栅氧212的厚度区间为 300A?500A。所述厚栅氧212形成于所述薄栅氧105之前，并且覆盖低压P阱104的部分 区域。如图2所示，在多晶娃栅106下方，厚栅氧212的边缘与场氧211的边缘间矩d2为 0. 3iim?0. Siim。同时，低压P阱104的侦U壁与厚栅氧212的边缘间矩d3为0. 1 iim? 0. 2 ym。
[0026] 图3A?31 W剖面图的形式示意性地示出了根据本实用新型一实施例形成高压 PM0S器件100的工艺流程。
[0027] 如图3A所示，所述工艺流程包括在衬底101上形成N型埋层102。
[002引如图3B所