电子器件的制作方法
【技术领域】
[0001]本公开内容涉及电子器件及其形成工艺，并且更特别地涉及具有包含绝缘区的终止区的电子器件及其形成工艺。
【背景技术】
[0002]为高压应用设计的电子器件包含电子构件区和终止区。电子构件区能够包含晶体管、电阻器、电容器、二极管等。终止区被用来消散高压，使得电子构件区的一些部分没有处于此类高压。模塑料(molding compound)能够在封装操作过程中形成于终止区之上。可动离子可以从模塑料迀移至终止区内的外延硅层中。可动离子能够对电子构件区内的晶体管的漏源击穿电压(BVDSS)造成不利影响。
[0003]场板可以安置于外延硅层的一部分之上，用于保护这样的层使其免受可动离子影响。场板通过能够沉积于外延硅层之上的厚氧化层而与外延硅层分离。在解决该问题的另一种尝试中，沟槽能够形成为穿过外延硅层的整个厚度或者至少超过50 %的厚度，并然后沟槽以氧化物来填充。对于被设计用于在至少500V的电压下操作的电子器件，这样的替代方案会引入显著的工艺复杂性，这能够对产量造成不利影响。
【实用新型内容】
[0004]本实用新型解决了现有技术的至少一个技术特征。为此，本实用新型提供一种电子器件，其特征在于包括:电子构件区；以及终止区，与所述电子构件区相邻，并且包括:基板；位于所述基板之上的垂直区；具有厚度、主表面和相反表面的半导体层，其中:所述半导体层位于所述基板之上；并且所述基板与到所述主表面相比更靠近所述相反表面；以及延伸到所述半导体层之内达一深度的绝缘区，其中所述深度小于所述半导体层的厚度的50%。
[0005]根据本实用新型的上述电子器件的一个实施例，其中:所述基板包含具有第一导电类型的隐埋导电区；并且所述垂直区包含具有与所述第一导电类型相反的第二导电类型的掺杂垂直区，其中所述掺杂垂直区电浮置。
[0006]根据本实用新型的上述电子器件的一个实施例，其中:所述基板包含具有第一导电类型的隐埋导电区；并且所述垂直区包含具有所述第一导电类型的掺杂垂直区，其中所述掺杂垂直区位于所述隐埋导电区之上且与其电连接。
[0007]根据本实用新型的上述电子器件的一个实施例，还包含位于所述半导体层和所述绝缘区之上的场电极。
[0008]根据本实用新型的上述电子器件的一个实施例，还包含位于所述基板之上的垂直区，其中根据顶视图:在所述终止区内的所述半导体层被置于所述垂直区与所述电子构件区之间；并且所述场电极延伸从所述电子构件区到所述垂直区的距离的30%?80%。
[0009]根据本实用新型的上述电子器件的一个实施例，还包含位于所述场电极之上的模塑料。
[0010]另一方面，本实用新型提供一种电子器件，其特征在于包括:电子构件区；终止区，与所述电子构件区相邻，并且包括:基板；具有厚度、主表面和相反表面的半导体层，其中所述半导体层位于所述基板之上，并且所述基板与到所述主表面相比更接近所述相反表面；延伸到所述半导体层之内达第一深度的第一绝缘区；以及延伸到所述半导体层之内达第二深度的第二绝缘区，其中所述第二深度小于所述第一深度；以及位于所述半导体层、所述第一绝缘区和所述第二绝缘区之上的场电极。
[0011]根据本实用新型的上述电子器件的一个实施例，其中所述第一深度为所述第二深度的2?5倍。
[0012]根据本实用新型的上述电子器件的一个实施例，其中所述第二绝缘区具有所述第一绝缘区的宽度的5%?30%的宽度。
[0013]另一方面，本实用新型提供一种一种电子器件，其特征在于包括:电子构件区；终止区，与所述电子构件区相邻，并且包括:包含具有第一导电类型的隐埋导电区的基板；垂直区，位于所述隐埋导电区之上，并且包含具有所述第一导电类型的且与所述隐埋导电区电连接的垂直掺杂区；具有厚度、主表面和相反表面的半导体层，其中:所述半导体层位于所述隐埋导电区之上；所述半导体层具有所述第一导电类型并且直接接触所述垂直掺杂区；并且所述隐埋导电区与到所述主表面相比更接近所述相反表面；延伸到所述半导体层之内达一深度的绝缘区，其中所述深度小于所述半导体层的厚度的50% ;具有与所述第一导电类型相反的第二导电类型的掺杂区，其中所述掺杂区被置于所述电子构件区与所述终止区内的所述绝缘区之间；以及位于所述基板之上的垂直区，其中在所述终止区内的所述半导体层被置于所述垂直区与所述电子构件区之间；位于所述半导体层和所述绝缘区之上的场电极；以及位于所述场电极、所述绝缘区和所述半导体层之上的模塑料。
[0014]本实用新型解决了至少一个技术问题并获得相应的技术效果。
【附图说明】
[0015]实施例通过实例的方式来示出，且并不限制于附图。
[0016]图1包括包含隐埋导电区和半导体层的工件的一部分的截面图的图示。
[0017]图2包括图1的工件在形成终止掺杂区、体区和连结区之后的截面图的图示。
[0018]图3包括图2的工件在图形化半导体层以形成沟槽之后的截面图的图示。
[0019]图4包括图3的工件在形成绝缘层和导电层之后的截面图的图示。
[0020]图5包括图4的工件在形成栅极介电层和栅电极之后的截面图的图示。
[0021]图6包括图5的工件在从沟槽中去除栅电极层的残余部分并且图形化绝缘层以限定穿过绝缘层的开口之后的截面图的图示。
[0022]图7包括图6的工件在图形化半导体层以限定从主表面朝隐埋导电区延伸的沟槽之后的截面图的图示。
[0023]图8包括图7的工件在将掺杂区形成于沟槽内之后的截面图的图示。
[0024]图9包括图8的工件在形成绝缘层使得隔离柱(insolat1n pillar)包括含有空洞的缓冲区之后的截面图的图示。
[0025]图10包括图9的工件在使绝缘层平坦化之后的截面图的图示。
[0026]图11包括图10的工件在图形化已平坦化的绝缘层以限定开口并且掺杂接触区之后的截面图的图示。
[0027]图12包括图11的工件在形成互连之后的截面图的图示。
[0028]图13包括图12的工件在形成已基本完成的电子器件之后的截面图的图示。
[0029]图14包括根据一种可替换的实施例的包含进入终止区内的半导体层中达不同深度的绝缘区的工件的一部分的截面图的图示。
[0030]图15包括根据一种可替换的实施例的在使用侧壁掩蔽隔离技术来形成结构之后的工件的一部分的截面图的图示。
[0031]图16包括图15的工件在氧化了半导体层的露出部分并且去除了焊盘和抗氧化层之后的截面图的图示。
[0032]图17包括图16 (FIG.6)的工件在形成了沟槽、栅极介电层和栅电极之后的截面图的图示。
[0033]本领域技术人员应当意识到，附图中的元件是出于简单性和清晰性而示出的，而并不一定按比例来绘制。例如，附图中的某些元件的尺寸可以相对于其他元件放大，以帮助增进对本实用新型的实施例的理解。
【具体实施方式】
[0034]以下结合附图进行的描述被提供用于帮助理解本文所公开的教导。下面的讨论将着重于本实用新型的教导的【具体实施方式】和实施例。这种着重被提供来帮助描述本实用新型的教导，而不应当被理解为对本实用新型的教导的范围或应用性的限制。但是，其他实施例也能够在本申请所公开的教导的基础上使用。
[0035]术语“正常操作”和“正常操作状态”指的是电子构件或器件被设计用于在其下操作的条件。这些条件可以根据数据表或者有关电压、电流、电容、电阻或其他电参数的其他信息来获得。因而，正常操作并不包括在超过其设计限值的情况下操作电子构件或器件。
[0036]术语“功率晶体管”意指被设计用于在晶体管处于截止态时保持于晶体管的源极与漏极之间的至少500V的电压差下正常操作的晶体管。例如，当晶体管处于截止态时，在源极与漏极之间可以保持500V，没有发生结击穿或者其他所不希望的状况。
[0037]术语“包含”、“含有”、“包括”、“包括…在内”、“具有”、“拥有”或者它们的任何其他变体，意指涵盖非排他性的包括。例如，包含一系列特征的方法、产品或装置并不一定仅限于那些特征，而是可以包含未明确列示的或者此类方法、产品或装置所固有的其他特征。此夕卜，除非另有明确说明，否则“或”指的是包容性的或，而非指的是排他性的或。例如，条件A或(or)B在下列情形中的任一种情形中均满足:A为真(或存在)且B为假(或不存在)，A为假(或不存在)且B为真(或存在)，以及A和B两者都为真(或存在)。
[0038]此外，“一 (a) ”或“一个(an) ”的使用被用来描述本文所描述的元件或构件。这仅仅出于方便起见以及给出本实用新型的范围的一般意义而进行。该描述应当被解读为包括一个、至少一个，或者单数形式还包括复数形式，或者反过来，除非另有明确意指。例如，当在此描述了单个项时，可以使用多个项来替代单个项。同样地，在本文描述了多多个项的情形中，单个项可以替代该多个项。
[0039]族号对应于以版本日期为2011年I月21日的IUPAC元素周期表为基础的元素周期表中的列。
[0040]除非另有限定，否则本文所使用的所有技术及科学术语都具有本领域技术人员所通常理解的相同意思。材料、方法和实例只是说明性的，而非意指为限制性的。对于本文所没有描述的范围，有关具体材料和处理行为的许多细节可见于教科书以及半导体和电子领域的其他资源。
[0041]电子器件能够包含电子构件以及与电子构件区相邻的终止区。在一种实施例中，终止区能够包含基板、半导体层，该半导体层具有厚度、主表面和相反表面。半导体层能够位于基板之上，其中基板相对于主表面更接近于相反表面。终止区还能够包含延伸到半导体层内达某一深度的绝缘区，其中该深度小于半导体层的厚度的50%。终止区此外还能够包含位于半导体层和绝缘区之上的场电极。
[0042]在另一种实施例中，终止区能够包含基板以及具有厚度、主表面和相反表面的半导体层，其中半导体层位于基板之上，并且基板相对于主表面更接近于相反表面。终止区还能够包含延伸到半导体层内达第一深度的第一绝缘区、延伸到半导体层内达第二深度的第二绝缘区，其中第二深度小于第一深度。终止区此外还能够包含位于半导体层、第一绝缘区和第二绝缘区之上的场电极。
[0043]如同下文将更详细地描述的，该终止区与用于常规电子器件中的终止区相比具有允许由终止区占用的面积减小50%的结构。作为选择，在面积保持为与常规的电子器件相同时，该结构允许使用能够更大的电压。而且，与在半导体层的主表面上使用厚的绝缘层相比，绝缘区能够形成于沟槽内以帮助使电子器件保持为更加平坦。
[0044]在另一个方面中，形成电子器件的工艺能够包括提供基板以及位于基板之上的半导体层，其中半导体层具有主表面和相反表面，其中基板相对于主表面更