Esd保护器件的制作方法
【技术领域】
[0001]本实用新型涉及从静电放电保护电子电路的ESD保护器件。
【背景技术】
[0002]作为半导体装置的一种，有ESD(Electro-Static_Discharge:静电放电)保护器件。ESD保护器件从静电等保护半导体1C等。在以移动体通信终端、数码相机、笔记本型PC为代表的各种电子设备中，具备构成逻辑电路、存储器电路等的半导体集成电路。这样的半导体集成电路是由形成在半导体基板上的微细配线图案构成的低电压驱动电路，所以一般对于浪涌这样的静电放电较为脆弱。因此，为了从浪涌保护这样的半导体集成电路，而使用ESD保护器件。在专利文献1中，公开了一种能够应对正向、反向的任意方向的浪涌的双向的ESD保护电路。
[0003]专利文献1:日本特开平5 - 268123号公报
[0004]另外，近年来存在许多运用了高频技术的电子设备。在高频区域中，传输路径上所产生的ESR(等效串联电阻)、ESL(等效串联电感)以及寄生电容等左右电流的供给效率，成为能量损耗的原因。特别是，在高频频带使用ESD保护电路的情况下，若ESL变大则钳位电压变高，所以存在无法从浪涌保护半导体集成电路这样的问题。该问题在专利文献1中没能解决。
【实用新型内容】
[0005]因此，本实用新型的目的在于提供一种抑制ESL、并将钳位电压抑制得较低的ESD保护器件。
[0006]本实用新型所涉及的ESD保护器件的特征在于，具备:齐纳二极管，其形成于半导体基板；第1电路，其形成于上述半导体基板，在上述第1电路中，第1 二极管以及第2 二极管以正向一致的方式串联连接，并且上述第1电路与上述齐纳二极管以正向一致的方式并联连接；第2电路，其形成于上述半导体基板，在上述第2电路中，第3 二极管以及第4 二极管以正向一致的方式串联连接，并且上述第2电路与上述齐纳二极管以正向一致的方式并联连接；第1输入输出电极，其与上述第1 二极管及上述第2 二极管的连接点连接，并且形成于上述半导体基板的表面；以及第2输入输出电极，其与上述第3 二极管及上述第4 二极管的连接点连接，并且形成于上述半导体基板的表面，上述第1 二极管以及上述第3 二极管形成于上述半导体基板的表面，上述第2 二极管以及上述第4 二极管形成在上述半导体基板的厚度方向上，俯视时，上述半导体基板具有长边方向以及与上述长边方向正交的短边方向，上述第1输入输出电极以及上述第2输入输出电极分别形成在上述半导体基板的短边方向的两端部。
[0007]在该构成中，ESD保护器件的第1以及第2输入输出电极在半导体基板上形成于较近的位置，所以能够缩短ESD保护器件的电流路径。其结果是，能够抑制ESL的产生，能够避免钳位电压变高。
[0008]优选上述ESD保护器件具备形成于上述半导体基板的表面的再配线层，上述再配线层包括:与上述半导体基板的表面对置的第1配线电极以及第2配线电极、使上述第1输入输出电极及上述第1配线电极的一部分导通的第1接触孔、使上述第2输入输出电极及上述第2配线电极的一部分导通的第2接触孔，俯视时，在上述再配线层形成有使上述第1配线电极以及上述第2配线电极的一部分露出的第1开口以及第2开口，上述第1开口以及上述第2开口分别形成在上述半导体基板的上述长边方向的两端部。
[0009]在该构成中，成为ESD保护器件的外部输入输出端子的第1开口以及第2开口被设置于半导体基板的长边方向的两端部，所以向基板安装ESD保护器件变得容易。
[0010]优选在上述半导体基板的面方向上，上述第1 二极管具有从上述第1输入输出电极起正向为相互相反方向的两个二极管，在上述半导体基板的面方向上，上述第3 二极管具有从上述第2输入输出电极起正向为相互相反方向的两个二极管。
[0011]在该构成中，若在两个二极管中流动电流，则电流分别向相反方向流动，所以因电流流动而产生的磁场相互抵消。因此，电流路径的电感变小，能够实现更低ESL。
[0012]根据本实用新型，通过缩短ESD保护器件的电流路径，能够抑制ESL的产生，将钳位电压抑制得较低。
【附图说明】
[0013]图1是实施方式所涉及的ESD保护器件的主视剖面图。
[0014]图2是ESD保护器件的各层的俯视图。
[0015]图3是表示形成于Si基板的ESD保护电路的图。
[0016]图4是表示ESD保护电路的结构例的图。
[0017]图5是图4所示的结构的Si基板的示意图。
[0018]图6A是表示实施方式所涉及的ESD保护器件的连接例的图。
[0019]图6B是表示实施方式所涉及的ESD保护器件的连接例的图。
[0020]图7是用于说明实施方式所涉及的ESD保护器件的动作原理的图。
[0021]图8是用于说明实施方式所涉及的ESD保护器件的动作原理的图。
[0022]图9是表示在实施方式所涉及的ESD保护电路中流动的电流路径的图。
[0023]图10是表示为了与实施方式的对比，而将作为ESD保护电路的输入输出端的A1电极膜设置在Si基板的短边附近的情况下的在ESD保护电路中流动的电流路径的图。
[0024]图11是表示连接有ESD保护器件的信号线的通过特性的图。
[0025]图12是表示形成于Si基板的ESD保护电路的其它结构例的图。
[0026]图13A?图13E是表示ESD保护器件的制造工序的图。
[0027]图14是表示ESD保护器件1的连接结构的图。
【具体实施方式】
[0028]图1是本实施方式所涉及的ESD保护器件1的主视剖面图。图2是ESD保护器件1的各层的俯视图。ESD保护器件1是CSP(Chip Size Package:芯片尺寸封装)类型的器件，在Si基板10上形成有包括多个树脂层等的再配线层20。Si基板10是俯视时具有长边以及短边的矩形形状，构成有包括二极管以及齐纳二极管的ESD保护电路10A。Si基板10相当于本实用新型所涉及的半导体基板，但本实用新型所涉及的半导体基板并不限于Si基板，也可以是GaAs基板等。
[0029]图3是表示形成于Si基板10的ESD保护电路10A的图。图4是表示ESD保护电路10A的结构例的图。
[0030]如图2所示，在Si基板10形成有元件形成区域，在这些各区域设置有A1电极膜
111、112、113、121、131。此处，A1 电极膜 111、112、113、121、131 的膜厚为 l.0ym 以下，图案宽度的较窄的部分也为数μπι，所以形成使由A1电极膜111、112、113、121、131形成的电感成分减小的图案布局对于减小整体的ESL有效。Α1电极膜111、112沿着Si基板10的短边平行地设置。A1电极膜113与Si基板10的长边平行地形成，并与A1电极膜111、112导通。在设置有这些A1电极膜111、112、113的区域的Si基板10的厚度方向上形成有齐纳二极管Dz。此外，沿着长边的方向相当于本实用新型所涉及的长边方向，沿着短边的方向相当于本实用新型所涉及的短边方向。
[0031]A1电极膜121、131形成于Si基板10的短边方向上的两端部且长边方向的几乎中央部。更详细而言，A1电极膜121、131是被A1电极膜111、112、113包围的区域，并且形成为之间夹设A1电极膜113。A1电极膜121相当于本实用新型所涉及的第1输入输出电极，A1电极膜131相当于本实用新型所涉及的第2输入输出电极。在设置有A1电极膜121的区域的Si基板10的厚度方向上形成有二极管D2，在设置有A1电极膜131的区域的Si基板10的厚度方向上形成有二极管D4。
[0032]A1电极膜121、131是ESD保护电路10A的输入输出端。后面详述，通过将A1电极膜121、131配置于Si基板10的短边方向的两端部，能够减小A1电极膜121、131间、SPESD保护电路10A的输入输出端间的ESL以及ESR。特别是，通过减小ESL，能够降低高频频带下的ESD保护电路10A的钳位电压。这是因为:通过ESL变小，从而在ESD保护元件被输入ESD时，至对各二极管施加ESD电压为止的时间变短(1ns以下)，基于各二极管的ESD保护电路更早动作。
[0033]分别在A1电极膜111、121之间、A1电极膜112、121之间、A1电极膜111、131之间以及A1电极膜112、131之间形成有二极管形成区域141、142、143、144。此外，也可以没有二极管形成区域141、142中的一方以及二极管形成区域143、144中的一方，但通过具备这些全部，能够更加减小ESL。
[0034]分别在二极管形成区域141、142、143、144形成有对置的一对梳齿状电极膜，在各区域形成有二极管Dla、Dlb(以下，总称为二极管D1。)以及二极管D3a、D3b (以下，总称为二极管D3。)。二极管形成区域141的梳齿状电极