Igbt器件的制作方法
【技术领域】
[0001 ]本实用新型涉及功率半导体器件领域，特别涉及一种IGBT器件。
【背景技术】
[0002]绝缘棚.双极型晶体管(InsulatedGate Bipolar Transistor，简称IGBT)是由双极型三极管(Bipolar Junct1n Transistor，简称B JT)和绝缘栅型场效应管(Meta 1-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和BJT器件的低导通压降两方面的优点。由于IGBT具有驱动功率小而饱和压降低等优点，因此作为一种新型的电力电子器件被广泛应用到各个领域，例如，在开关电源、整流器、逆变器、UPS等领域IGBT均有着广泛的应用。
[0003]集电极-发射极间的饱和电压Vce(sat)和关断损耗Eoff是IGBT器件的重要技术参数，前者用以表征IGBT在开启过程中的损耗，后者用以表征器件关断时的功耗。IGBT的电导调制效应导致高阻N型漂移区存在大量载流子，可降低器件导通时压降Vce(sat)。但器件关断时会导致拖尾电流过长，导致关断损耗Eoff很高。Vce(sat)和Eoff二者相互制约，IGBT器件不断发展新技术使两个参数达到最优组合。
[0004]注入增强型栅极晶体管(IEGT)是在IGBT结构基础上发展而来，通过增强载流子注入的效应实现了 IGBT器件的低导通电压特性。与IGBT器件相比，IEGT器件具有更大的栅极面积，在大电流导通时，大量空穴直接在栅极下方的N型漂移区堆积，为达到电荷平衡，N型漂移区会向发射区注入更多的电子，这一现象称为电子注入增强效应(IE效应)，因此在发射极附近形成高浓度的载流子分布，减小该区域的导通电阻，从而达到降低器件导通压降Vce(sat)的目的，并且在电子注入显著增强的同时，空穴在栅极下方的堆积会限制集电极侧空穴的注入，N型漂移区空穴浓度并没有增加，因此IEGT器件的拖尾电流不会增加，关断损耗Eoff也不会明显增加。
[0005]目前，IEGT器件主要有平面栅和槽栅两种结构。槽栅结构的IEGT通常采用较宽的沟槽结构或者部分的发射极单元悬空的窄沟槽结构，实现发射极的电子注入增强效应。平面栅IEGT器件结构与平面栅IGBT接近，差别仅在于前者栅极长度较长，器件导通期间，空穴直接在长栅极下面的N型漂移区堆积，引起发射极的电子注入增强效应。传统的平面栅IEGT器件的结构如附图1所示，包括N-半导体衬底104、形成于N-半导体衬底104背面的P型集电区102、N型电场截止层103和集电极金属电极101、形成于N-半导体衬底104正面的P阱105、P型接触区106、N型发射区107、栅极介质层108、多晶硅栅极109、隔离介质层110和发射极金属电极112。
[0006]发明人发现，虽然槽栅结构IEGT能够提高器件元胞密度、消除JFET效应，降低导通压降Vce(sat)，但会导致器件电容增大，尤其是集电极栅极反馈电容Crss大于相同规格的平面栅产品，导致器件关断较慢，增加关断损耗Eoff，因此高压电流IEGT器件主要采用平面栅结构。但是，为增强空穴在元胞区的聚集，传统的平面栅IEGT器件的多晶硅栅极长度很长，势必会影响到元胞密度，导致器件面积较大。
【实用新型内容】
[0007]本实用新型的目的在于提供一种IGBT器件，以解决现有的技术问题。
[0008]为解决上述技术问题，本实用新型提供一种IGBT器件，包括:
[0009]N型半导体衬底；
[0010]形成于所述半导体衬底背面的P型集电区；
[0011 ]形成于所述半导体衬底正面内的P阱；
[0012]形成于所述P阱内的N型发射区；
[0013]形成于所述半导体衬底正面的复合型栅极结构；
[0014]其特征在于，所述复合型栅极结构包括形成于所述半导体衬底正面上的平面栅以及形成于所述半导体衬底正面内的沟槽栅。
[0015]可选的，在所述的IGBT器件中，所述平面栅包括平面多晶硅栅极以及位于平面多晶硅栅极与半导体衬底之间的平面栅介质层，所述沟槽栅包括沟槽多晶硅栅极以及位于沟槽多晶硅栅极与半导体衬底之间的沟槽栅介质层。
[0016]可选的，在所述的IGBT器件中，还包括:
[0017]形成于所述半导体衬底正面上以及所述平面栅上的隔离介质层，所述隔离介质层具有暴露所述N型发射区部分表面的通孔；
[0018]形成于所述半导体衬底正面上以及所述隔离介质层上的发射极金属电极。
[0019]可选的，在所述的IGBT器件中，还包括:
[0020]形成于所述P阱远离所述沟槽栅一侧并与所述发射极金属电极电连接的辅助沟槽栅。
[0021]可选的，在所述的IGBT器件中，所述辅助沟槽栅包括辅助沟槽多晶硅栅极以及位于辅助沟槽多晶硅栅极与半导体衬底之间的辅助沟槽栅介质层。
[0022]可选的，在所述的IGBT器件中，还包括:
[0023]形成于所述辅助沟槽栅顶面的隔离介质层，所述隔离介质层中形成有通孔以使所述辅助沟槽栅与所述发射极金属电极电连接。
[0024]可选的，在所述的IGBT器件中，还包括:
[0025]形成于所述半导体衬底背面和P型集电区之间的N型电场截止层。
[0026]可选的，在所述的IGBT器件中，还包括:
[0027]形成于所述P型集电区背面的集电极金属电极。
[0028]可选的，在所述的IGBT器件中，还包括:
[0029]形成于所述P阱内且位于所述N型发射区一侧的P型接触区。
[0030]可选的，在所述的IGBT器件中，所述N型半导体衬底为N型轻掺杂，所述P型集电区为P型重掺杂，所述N型发射区为N型重掺杂。
[0031]在本实用新型提供的IGBT器件中，采用复合型栅极结构，所述复合型栅极结构包括形成于半导体衬底正面上的平面栅以及形成于半导体衬底正面内的沟槽栅，所述沟槽栅可以增加IGBT器件栅极的有效长度，因此可以在减少平面栅的长度，在缩小元胞尺寸的情况下还可以达到实现电子注入增强效应的目的。
[0032]此外，本实用新型的IGBT器件在P阱区域增加辅助沟槽栅，使得空穴能够在辅助沟槽栅的底部和侧壁堆积，增强P阱区域下方电子注入增强效应。同时，由于此辅助沟槽栅与发射极金属电极电连接，可以有效的提高IGBT器件的发射极与集电极之间电容，提高器件的稳定性。
【附图说明】
[0033]图1是传统的平面栅IEGT器件的结构示意图；
[0034]图2a是本实用新型实施例的IGBT器件的俯视示意图；
[0035]图2b是沿图2a中AA’方向的剖面示意图；
[0036]图2c是沿图2a中BB’方向的剖面示意图；
[0037]图3?5是本实用新型实施例的IGBT器件制作过程中的器件剖面示意图；
[0038]图6为相同面积下传统的IGBT与本实施例的复合栅型IGBT的输出特性曲线对比图。
【具体实施方式】
[0039]如【背景技术】所述，传统的平面栅结构的IEGT为实现电子注入增强效应(IE效应)，需要较长的多晶栅长度，导致其元胞密度较低，器件面积较大，而采用槽栅结构虽然能够提高器件元胞密度、消除JFET效应，但会使栅极电容增大，影响开关速度和关断损耗。为此，本实用新型的IGBT器件中采用复合型栅极结构，所述复合型栅极结构包括形成于半导体衬底正面上的平面栅以及形成于半导体衬底正面内的沟槽栅，所述沟槽栅可以增加IGBT器件栅极的有效长度，因此可以在减少平面栅的长度，在缩小元胞尺寸的情况下还可以达到实现电子注入增强效应的目的。此外，本实用新型的IGBT器件在P阱区域增加辅助沟槽栅，使得空穴能够在辅助沟槽栅的底部和侧壁堆积，增强P阱区域下方电子注入增强效应。同时，由于此辅助沟槽栅与发射极金属电极电连接，可以有效的提高IGBT器件的发射极与集电极之间电容，提尚器件的稳定性。
[0040]以下结合附图和具体实施例对本实用新型提出的IGBT器件作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0041 ]图2a是本实用新型实施例的IGBT器件的俯视示意图，图2b是沿图2a中AA’方向的剖面示意图，图2c是沿图2a中BB’方向的剖面示意图。如图2a?2c所示，本实施例提出的IGBT器件，包括:N型半导体衬底104、形成于所述半导体衬底104背面的P型集电区102、形成于所述半导体衬底104正面内的P阱105、形成于所述P阱105内的N型发射区107、形成于所述半导体衬底104正面的复合型栅极结构，其中，所述复合型栅极结构包括形成于所述半导体衬底104正面上的平面栅1091以及形成于所述半导体衬底104正面内的沟槽栅1092，既有利于增强电子注入增强效应，又能减小元胞面积。
[0042]本实施例中，所述N型半导体衬底104为N型轻掺杂(N-)，所述P型集电区102为P型重掺杂(P+)，所述N型发射区107为N型重掺杂(N+)。所述N型发射区107和复合型栅极结构构成IGBT器件的MOS部分。所述半导体衬底104作为N型漂移区，所述N型发射区107、P阱105、N型漂移区以及P型集电区102构成了一个寄生的NPNP晶闸管。所述NPNP晶闸管包括NPN晶体管(N型发射区107、P阱105、N型漂移区)与PNP晶体管(P阱105、N型漂移区、P型集电区102)。
[0043]继续参考图2a?2c，所述IGBT器件还包括:形成于所述半导体衬底104背面与P型集电区102之间的N型电场截止层103、形成于所述P型集电区102背面的集电极金属电极101、形成于所述P阱105内且位于所述N型发射区107—侧的P型接触区106、形成于所述平面栅1091上的隔离介质层110、形成于所述隔离介质层110以及半导体衬底104上的发射极金属电极112，所述隔离介质层110具有暴露所述N型发射区107的部