一种功率金属氧化物半导体场效应晶体管的制作方法
【技术领域】
[0001]本实用新型属于半导体器件技术领域，尤其涉及一种功率金属氧化物半导体场效应晶体管。
【背景技术】
[0002]沟槽式金属氧化物半导体场效应晶体管(TrenchM0SFET)是近几年迅速发展起来的新型功率器件。沟槽式金属氧化物半导体场效应晶体管(Trench M0SFET)比双极型功率器件具有更多优良性能，例如:高输入阻抗，低驱动电流，没有少子存储效应，开关速度快，工作频率高，具有负的电流温度系数，并有良好的电流自调节能力，可有效地防止电流局部集中和热点的产生，电流分布均匀，容易通过并联方式增加电流容量，具有较强的功率处理能力，热稳定性好，安全工作区大，没有二次击穿等，已广泛应用于各种电子设备中，如高速开关电路，开关电源，不间断电源，尚功率放大电路，尚保真首响电路，射频功放电路，电力转换电路，电机变频电路，电机驱动电路，固体继电器，控制电路与功率负载之间的接口电路等。
[0003]传统沟槽式金属氧化物半导体场效应晶体管(TrenchM0SFET)的具体结构，结合图1，以匪OS为例，硅片100背面作为漏电极110，硅片100上制造外延层101，在外延层101中挖沟槽102，在沟槽102中生长一层栅氧化层103，然后再淀积多晶硅栅电极104，在多晶硅栅电极104和源电极109之间有隔离层107(BPSG)。在外延层103中离子注入体区105的P型杂质和源区106的N型杂质，欧姆接触区108的P型杂质的浓度相对体区105的杂质浓度更高。
[0004]但是，这种传统结构的沟槽式金属氧化物半导体场效应晶体管(TrenchMOSFET)会限制器件的耐压。若提高器件的击穿电压，则需降低外延层101的掺杂浓度，器件的导通电阻就会升高，功耗加大。同时，栅电极104、栅极氧化层103和漏极组成寄生电容，限制了晶体管的开关速度，增大了晶体管的开关损耗。
【实用新型内容】
[0005]本实用新型旨在提供一种功率金属氧化物半导体场效应晶体管，提高器件的耐压能力和器件的开关速度，并且降低器件的导通电阻。
[0006]本实用新型提供一种功率金属氧化物半导体场效应晶体管，该晶体管包括外延层、体区、栅电极和氧化层，外延层是预先生长的，并在外延层的顶面设有沟槽。体区位于沟槽之间，并向外延层的底面方向延伸至预定位置。栅电极位于沟槽内，且平行于体区的延伸方向，栅电极包括两个第一栅电极和位于第一栅电极之间的中央栅电极，第一栅电极的长度大于体区深度，且小于中央栅电极的长度，中央栅电极，用于接低电位时，耗尽外延层和/或，接高电位时，增强体区中的导通沟道和/或感应外延层的多数载流子。氧化层附于沟槽的底部、侧壁和第一栅电极的侧表面。
[0007]进一步地，氧化层包括第一栅极氧化层和中央栅极氧化层，第一栅极氧化层位于沟槽的上部侧壁及第一栅电极的侧表面，用于将第一栅电极和体区及中央栅电极隔开。中央栅极氧化层位于沟槽的底部，并延伸于沟槽侧壁，止于第一栅电极的底面，用于电隔离中央栅电极和外延层。
[0008]进一步地，中央栅极氧化层的厚度大于第一栅极氧化层的厚度。
[0009]进一步地，中央栅极氧化层的厚度值还大于设定值。
[0010]进一步地，中央栅电极连接低电位时，第一栅电极接零电位，用于电关闭晶体管。中央栅电极连接高电位时，第一栅电极处于正向偏置，用于电开启晶体管。
[0011 ]进一步地，两个第一栅电极的顶面相齐平。
[0012]进一步地，栅电极的材质是多晶硅。
[0013]进一步地，位于同一沟槽的两个第一栅电极的顶面相齐平。
[0014]进一步地，晶体管还包括位于沟槽开口处的隔离氧化层，用于隔离栅电极。
[0015]进一步地，隔离氧化层包括硼磷硅玻璃、硅玻璃或磷硅玻璃。
[0016]本实用新型提供的功率金属氧化物半导体场效应晶体管，当晶体管反向偏置时，中央栅电极与源极短接，或者单独接地端，第一栅电极接零电位，此时能够电关闭晶体管。中央栅电极使电场向电流的垂直方向耗尽外延层。在外延层的相对侧通常存在相同的中央栅电极的结构，从两侧耗尽外延层，使外延层中的杂质离子浓度降低。同时，体区是注入掺杂P型杂质离子区域，外延层是掺杂N型杂质区域，体区和外延层相互耗尽载流子，使外延层的杂质离子浓度再次降低。外延层的杂质离子浓度降低，晶体管的击穿电压升高，器件的耐压能力增强。即在晶体管的外延层掺杂相同的杂质浓度时，本实用新型的晶体管具备更高的击穿电压。
[0017]当晶体管正向导通时，中央栅电极接高电位，第一栅电极处于正向偏置，此时能够电开启晶体管，中央栅电极与第一栅电极同时作用在导通沟道上，吸引更多的电子，加强导通沟道的开启程度，减小导通沟道部分的导通电阻。中央栅电极接高电位，在中央栅电极和第一栅电极的非重叠部分，即外延层，就会感应出更多的电子，进一步减小外延层部分导通电阻，压降减小。同时，在晶体管达到相同的击穿电压时，本实用新型晶体管的外延层，能够掺杂的杂质离子浓度能够更高，此时，正向导通时的外延层的电阻率降低，再次降低了外延层部分的导通电阻，即在晶体管的击穿电压相同时，本实用新型的晶体管具备更低的导通电阻。
[0018]本实用新型晶体管的中央栅电极将第一栅电极与漏极隔开，第一栅电极的长度大于体区的深度，且小于中央栅电极的长度，在外延层201的厚度不变时，由于中央栅电极和中央栅极氧化层的存在，第一栅电极与漏极之间的间隔距离加大，相当于增加了由栅极和漏极组成的寄生电容间的场板间距，间距增大，寄生电容减小，即第一栅电极到漏极的寄生电容减小，使晶体管可以工作在$父尚的频率范围，能够提尚开关速度和降低开关损耗。
[0019]因此，本实用新型提供的功率金属氧化物半导体场效应晶体管，能够提高器件的耐压能力和器件的开关速度，并且降低器件的导通电阻。
【附图说明】
[0020]图1是传统金属氧化物半导体场效应晶体管(TrenchM0SFET)的结构剖面图；
[0021 ]图2是本实用新型提供的一个功率金属氧化物半导体场效应晶体管结构剖面图。
【具体实施方式】
[0022]下面通过具体的实施例进一步说明本实用新型，但是，应当理解为，这些实施例仅仅是用于更详细具体地说明之用，而不应理解为用于以任何形式限制本实用新型。
[0023]本实用新型提供一种功率金属氧化物半导体场效应晶体管，以匪OS为例，结合图2，该晶体管包括外延层201、体区207、栅电极和氧化层。外延层201是预先生长的，并在外延层201的顶面设有沟槽202。体区207位于沟槽202之间，并向外延层201的底面方向延伸至预定位置。栅电极位于沟槽202内，且平行于体区207的延伸方向，栅电极包括两个第一栅电极206和位于第一栅电极206之间的中央栅电极204，第一栅电极206的长度大于体区207深度，且小于中央栅电极204的长度，中央栅电极204用于接低电位时，耗尽外延层201和/或，接高电位时，增强体区207中的导通沟道和/或感应外延层201的多数载流子。氧化层附于沟槽202的底部、侧壁和第一栅电极206的侧表面。
[0024]本实施例的晶体管，在两个第一栅电极206之间引出中央栅电极204，晶体管工作时，根据需要，中央栅电极204接不同电位，能够达到不同电学性能。
[0025]当晶体管反向偏置时，中央栅电极204与源极212短接，或者中央栅电极204单独接地端，第一栅电极206接零