一种扇出型芯片的封装结构的制作方法
【技术领域】
[0001]本实用新型涉及一种半导体芯片的封装方法及结构，特别是涉及一种扇出型芯片的封装方法及封装结构。
【背景技术】
[0002]随着集成电路制造业的快速发展，人们对集成电路的封装技术的要求也不断提高，现有的封装技术包括球栅阵列封装(BGA)、芯片尺寸封装(CSP)、圆片级封装(WLP)、三维封装(3D)和系统封装(SiP)等。其中，圆片级封装(WLP)由于其出色的优点逐渐被大部分的半导体制造者所采用，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。圆片级封装(WLP)具有其独特的优点:①封装加工效率高，可以多个圆片同时加工;②具有倒装芯片封装的优点，即轻、薄、短、小;③与前工序相比，只是增加了引脚重新布线(RDL)和凸点制作两个工序，其余全部是传统工艺;④减少了传统封装中的多次测试。因此世界上各大型IC封装公司纷纷投入这类WLP的研究、开发和生产。
[0003]在现有的扇出型芯片封装技术中，半导体芯片在切割后才会制作焊料凸块，这样，在生产过程中，可能遇到一些的异常问题，例如，如何封装预先形成有初始凸块的半导体芯片，或者如何实预先形成有初始凸块的芯片以及不带有初始凸块的芯片之间的互连。
[0004]现有技术中，如何对预先形成有初始凸块的芯片以及不带有初始凸块的芯片的集成封装以及如何实现其之间的互连，并没有十分良好有效的方法。
[0005]鉴于以上原因，提供一种能够有效实现带有初始凸块的半导体芯片以及不带有初始凸块的芯片的封装及互连的封装方法及封装结构实属必要。
【实用新型内容】
[0006]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种扇出型芯片的封装方法，用于提供一种能够有效实现带有初始凸块的半导体芯片以及不带有初始凸块的芯片的封装及互连的封装方法及封装结构。
[0007]为实现上述目的及其他相关目的，本实用新型提供一种扇出型芯片的封装方法，所述扇出型封装方法包括:步骤I)，提供带凸块的第一芯片以及不带凸块的第二芯片，于所述第二芯片表面形成第一介质层，并于所述第一介质层中制备出通孔;步骤2)，提供一表面形成有粘合层的载体，并将第一芯片及第二芯片粘合于所述粘合层;步骤3)，对第一芯片以及第二芯片进行封装，且封装后露出有第一芯片的凸块以及第二芯片表面第一介质层中的通孔;步骤4)，沉积覆盖第一芯片及第二芯片的第二介质层，于第一芯片的各凸块处以及第二芯片的通孔处打开窗口 ；步骤5)，基于所述窗口制作金属布线层，实现第一芯片以及第二芯片的电性引出，并实现第一芯片以及第二芯片之间的互连;步骤6)，于所述金属布线层上制作凸块下金属层以及微凸点。
[0008]作为本实用新型的扇出型芯片的封装方法的一种优选方案，还包括步骤7)，去除所述载体以及粘合层。
[0009]优选地，所述载体包括玻璃、透明半导体材料、以及透明聚合物中的一种。
[0010]优选地，所述粘合层包括UV粘合胶，步骤7)中，采用曝光方法使所述UV粘合胶降低黏性，以实现其与塑封材料的分离。
[0011]作为本实用新型的扇出型芯片的封装方法的一种优选方案，步骤I)于所述第一介质层中制备出通孔后，还包括于所述第一介质层表面粘合胶带进行保护的步骤;步骤3)进行封装后，还包括将所述胶带去除的步骤。
[0012]作为本实用新型的扇出型芯片的封装方法的一种优选方案，所述第一介质层包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。
[0013]作为本实用新型的扇出型芯片的封装方法的一种优选方案，采用旋涂法、化学气相衬底法或等离子增强化学气相沉积法于所述芯片表面形成介质层。
[0014]作为本实用新型的扇出型芯片的封装方法的一种优选方案，步骤3)中，对第一芯片以及第二芯片进行封装后的塑封材料高度不超过各凸块以及第一介质层，以使各凸块以及第一介质层露出于塑封材料的表面。
[0015]作为本实用新型的扇出型芯片的封装方法的一种优选方案，步骤3)中，对第一芯片以及第二芯片进行封装采用的塑封材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
[0016]作为本实用新型的扇出型芯片的封装方法的一种优选方案，步骤3)中，对第一芯片以及第二芯片进行封装采用的工艺包括:压缩成型工艺、印刷工艺、传递模塑工艺、液体密封剂固化成型工艺、真空层压工艺以及旋涂工艺中的一种。
[0017]作为本实用新型的扇出型芯片的封装方法的一种优选方案，步骤5)中，采用蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺制作所述金属布线层。
[0018]作为本实用新型的扇出型芯片的封装方法的一种优选方案，所述金属布线层的材料包括铝、铜、锡、镍、金及银中的一种。
[0019]作为本实用新型的扇出型芯片的封装方法的一种优选方案，所述微凸点包括金锡焊球、银锡焊球、铜锡焊球中的一种，或者，所述微凸点包括铜柱，形成于铜柱上的镍层、以及形成于所述镍层上的焊球。
[0020]本实用新型还提供一种扇出型芯片的封装结构，包括:带凸块的第一芯片以及不带凸块的第二芯片，所述第二芯片表面形成有第一介质层，且所述第一介质层中制备有通孔;塑封材料，填充于各第一芯片及第二芯片之间，所述塑封材料的高度不超过各凸块以及第一介质层的高度，以露出第一芯片的凸块以及第二芯片表面第一介质层中的通孔;第二介质层，覆盖于第一芯片及第二芯片，所述第二介质层于第一芯片的各凸块处以及第二芯片的通孔处具有窗口 ；金属布线层，填充于各窗口以及形成于所述第二介质层表面，实现第一芯片以及第二芯片的电性引出，并实现第一芯片以及第二芯片之间的互连；凸块下金属层以及微凸点，形成于所述金属布线层之上。
[0021]作为本实用新型的扇出型芯片的封装结构的一种优选方案，所述第一介质层包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。
[0022]作为本实用新型的扇出型芯片的封装结构的一种优选方案，所述塑封材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
[0023]作为本实用新型的扇出型芯片的封装结构的一种优选方案，所述金属布线层的材料包括铝、铜、锡、镍、金及银中的一种。
[0024]作为本实用新型的扇出型芯片的封装结构的一种优选方案，所述微凸点包括金锡焊球、银锡焊球、铜锡焊球中的一种。
[0025]作为本实用新型的扇出型芯片的封装结构的一种优选方案，所述微凸点包括铜柱，形成于铜柱上的镍层、以及形成于所述镍层上的焊球。
[0026]如上所述，本实用新型的扇出型芯片的封装方法及封装结构，具有以下有益效果:本实用新型通过在带凸块的第一芯片以及不带凸块的第二芯片表面制作具有通孔的介质层，露出第一芯片的凸块以及露出第二芯片的金属焊盘，后续制作金属布线层实现第一芯片以及第二芯片的电性引出以及互连，以实现第一芯片及第二芯片的集成封装。本实用新型提供了一种有效集成封装带凸块的第一芯片以及不带凸块的第二芯片的方法及结构，具有良好的效果，在半导体封装领域具有广泛的应用前景。
【附图说明】
[0027]图1?图13显示为本实用新型的扇出型芯片的封装方法各步骤所呈现的结构示意图，其中，图13显示为本实用新型的扇出型芯片的封装结构的结构示意图。
[0028]元件标号说明
[0029]101 第二芯片
[0030]102 金属焊盘
[0031]103 第一介质层
[0032]104 胶带
[0033]201 第一芯片
[0034]202 金属焊盘
[0035]203 凸块
[0036]301 载体
[0037]302 粘合层
[0038]303 塑封材料
[0039]304 第二介质层
[0040]305 金属布线层[0041 ]306 凸块下金属
[0042]307 微凸点
【具体实施方式】
[0043]以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
[0044]请参阅图1?图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0045]如图1?图13所示，本实施例提供一种扇出型芯片的封装方法，所述扇出型封装方法包括:
[0046]如图1?图5所示，首先进行步骤I)，提供带凸块203的第一芯片201以及不带凸块203的第二芯片101，于所述第二芯片101表面形成第一介质层103，并于所述第一介质层103中制备出通孔。
[0047]作为示例，所述凸块203制作于第一芯片201的金属焊盘202上
[0048]作为示例，所述第一介质层103包括二氧化硅、磷硅玻璃、碳氧化硅、碳化硅、以及聚合物中的一种。
[0049]作为示例，采用旋涂法、化学气相衬底法或等离子增强化学气相沉积法于所述芯片表面形成介质层。
[0050]在本实施例中，包括步骤:
[0051]如图1?图2所示，首先进行步骤1-1)，提供不带凸块203的第二芯片101的晶圆，采用等离子增强化学气相沉积