上桥电路的制作方法

本发明是有关于一种具有升压电压的切换式转换器及其上桥电路，特别是有关于一种利用改良式晶体管作为升压二极管的上桥电路及其电路布局方式。

背景技术：

在切换式转换器的应用中，往往需要单向开关元件以及电容的辅助，使得上桥晶体管能够完全导通。图1是显示一切换式转换器的上桥电路的方块图。如图1所示，上桥电路100包括上桥驱动器101、上桥晶体管102、电容103以及单向开关元件104。由于输入电压VIN大于供应电压VS，且上桥晶体管102为N型晶体管，为了维持上桥晶体管102持续导通，需要利用单向开关元件104以及电容103将升压电压VB提升至输入电压VIN以及供应电压VS之和。

此外，单向开关元件104除了需要自供应电压VS提供电容103足够的顺向电流，单向开关元件104还用以阻隔升压后的升压电压VB至供应电压VS的反向电流。因此，我们需要一个有效率且能够整合至集成电路中的单向开关元件104，用以提升电路效率以及降低制造成本。

技术实现要素：

有鉴于此，本发明提出一种上桥电路，适用于一切换式转换器，包括：一位准移位电路、一上桥驱动电路、一上桥晶体管、一电容以及一主动式二极管。上述位准移位电路包括一第一晶体管，其中上述第一晶体管接收一第一信号而产生一设定信号。上述上桥驱动电路接收一升压节点的一升压电压以及一浮动参考节点的一浮动参考电压，并根据上述设定信号，输出一上桥输出信号。上述上桥晶体管根据上述上桥输出信号，将一输入电压提供至一浮动参考节点。上述电容耦接于上述升压节点以及上述浮动参考节点之间。上述主动式二极管将一供应电压提供至上述升压节点，其中当上述升压电压高于上述供应电压时，上述主动式二极管根据一控制电压，将上述供应电压与上述升压节点隔离，其中上述主动式二极管更包括一第一第一型阱，其中上述第一第一型阱耦接至上述升压节点，且上述上桥驱动电路是位于上述第一第一型阱。

根据本发明的一实施例，上述主动式二极管为一常开晶体管，其中当上述浮动参考节点耦接至一接地端时，上述常开晶体管根据上述控制电压，决定上述供应电压对上述电容充电的一顺向电流，使得上述电容储存的一电压差，其中当上述输入电压提供至上述浮动参考节点时，上述升压电压为上述输入电压以及上述电压差之和，上述常开晶体管更根据上述控制电压，将上述供应电压以及上述升压节点隔离。

根据本发明的一实施例，上述第一晶体管的第一端输出上述设定信号，上述第一晶体管的第一端是位于一第二第一型阱，其中一P型隔离环是位于上述第一第一型阱以及上述第二第一型阱之间。

根据本发明的一实施例，上述位准移位电路更包括一第二晶体管。上述第二晶体管接收一第二信号而产生一重置信号，其中上述上桥驱动电路更根据上述第二信号，控制上述上桥晶体管将上述输入电压提供至上述浮动参考节点。

根据本发明的一实施例，上述第二晶体管的第一端输出上述重置信号，上述第二晶体管的第一端是位于一第三第一型阱，其中上述第二型隔离环是位于上述第一第一型阱以及上述第三第一型阱之间。

根据本发明的一实施例，上述主动式二极管为一第一型常开晶体管，上述第一晶体管以及第二晶体管为一第一型常闭型晶体管。

根据本发明的一实施例，上述第一型常开晶体管为一第一型耗尽型晶体管以及一第一型结型场效应晶体管的一者，上述第一型常闭型晶体管为一第一型增强型晶体管。

根据本发明的一实施例，上桥电路更包括一控制逻辑，上述控制逻辑接收上述供应电压，并根据一输入信号产生上述第一信号以及上述第二信号，其中上述第一信号以及上述第二信号是位于上述供应电压以及上述接地端的一接地位准之间。

根据本发明的一实施例，上述位准移位电路更包括：一第一电阻性元件以及一第二电阻性元件。上述第一电阻性元件耦接于上述升压节点以及上述第一晶体管之间，用以产生上述设定信号。上述第二电阻性元件耦接于上述升压节点以及上述第二晶体管之间，用以产生上述重置信号。上述第一电阻性元件以及上述第二电阻性元件是位于上述第一第一型阱中。上述上桥驱动电路更包括：一上桥控制电路以及一上桥驱动器。上述上桥控制电路接收上述设定信号以及上述重置信号而产生一上桥驱动信号。上述上桥驱动器根据上述上桥驱动信号，控制上述上桥晶体管将上述输入电压提供至 上述浮动参考节点。

根据本发明的一实施例，上述上桥驱动器更包括：一P型晶体管以及一N型晶体管。上述P型晶体管栅极端接收上述上桥驱动信号，源极端耦接至上述升压节点，漏极端输出上述上桥输出信号，其中上述上桥输出信号用以控制上述上桥晶体管将上述输入电压提供至上述浮动参考节点。上述N型晶体管栅极端接收上述上桥驱动信号，源极端耦接至上述浮动参考节点，漏极端输出上述上桥输出信号。

本发明的上桥电路可适用于切换式转换器，提升电路效率以及降低制造成本。

附图说明

图1是显示一切换式转换器的上桥电路的方块图；

图2是显示根据本发明的一实施例所述的的切换式电路的方块图；

图3是显示根据本发明的一实施例所述的升压装置的电路图；

图4是显示根据本发明的另一实施例所述的升压装置的电路图；

图5是显示根据本发明的另一实施例所述的升压装置的电路图；

图6是显示依据本发明的一实施例所述的常开晶体管的剖面图；

图7是显示根据本发明的一实施例所述的图2的上桥电路的电路图；

图8是显示根据本发明的一实施例所述的图7的上桥驱动器722的电路图；

图9是显示根据本发明的一实施例所述的图7的位准移位电路710、上桥驱动电路720、以及常开晶体管732的布局结构的剖面图；以及

图10是显示根据本发明的一实施例所述的图7的位准移位电路710、上桥驱动电路720、以及常开晶体管732的电路布局的示意图。

附图标号

100、700 上桥电路；

101、722 上桥驱动器；

102、203、740 上桥晶体管；

103、211、301、401、731 电容；

104、212 单向开关元件；

200 切换式电路；

201 控制逻辑；

202、720 上桥驱动电路；

204 下桥驱动电路；

205 下桥晶体管；

206、710 位准移位电路；

210、300、400、730 升压装置；

302 肖特基二极管；

402 基体绝缘二极管；

502 主动式二极管；

60、732 常开晶体管；

600 半导体基板；

602 外延层；

604 N型的阱；

606 P型的主体区；

608 P型的接触区；

610 N型的接触区；

612 N型的接触区；

614 场绝缘层；

616 栅极结构；

618 栅绝缘层；

620 导电源极电极；

622 导电栅极电极；

624 导电漏极电极；

626 层间介电层；

630 N+掺杂区；

632 P+掺杂区；

711 第一晶体管；

712 第一电阻性元件；

713 第二晶体管；

714 第二电阻性元件；

721 上桥控制电路；

801 P型晶体管；

802 N型晶体管；

90 布局结构；

900 第一装置；

901 第一导电电极；

902 第一P+掺杂层；

903 第一P型阱；

904 第一P型埋层；

905 第一P型外延层；

906 第一栅极导电电极；

907 第一栅极结构；

908 第二导电电极；

909 第一N+掺杂区；

910 第一P型掺杂区；

911、1001 第一N型阱；

912 第一N型深阱；

920、1040 区块；

930 第二装置；

931 第三导电电极；

932 第二P+掺杂层；

933 第二N+掺杂层；

934 第二P型阱；

935 第二P型埋层；

936 第二P型外延层；

937 第二栅极导电电极；

938 第二栅极结构；

939 第四导电电极；

940 第三N+掺杂区；

941 第二P型掺杂区；

942、1002 第二N型阱；

943 第二N型深阱；

950 P型隔离环；

990 P型基板；

1000 电路布局；

1003 第三N型阱；

1004 第一P型隔离环；

1005 第二P型隔离环；

1010 第一半导体装置；

1020 第二半导体装置；

1030 第三半导体装置；

N1 阳极端；

N2 阴极端；

NB 升压节点；

NF 浮动参考节点；

SET 设定信号；

RST 重置信号；

SHD 上桥驱动信号；

SHO 上桥输出信号；

SLD 下桥驱动信号；

SLO 下桥输出信号；

SIN 输入信号；

S1 第一信号；

S2 第二信号；

VB 升压电压；

VC 控制电压；

VF 浮动参考电压；

VIN 输入电压；

VS 供应电压。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特例举一较佳实施例，并配合所附图式，来作详细说明如下：

以下将介绍是根据本发明所述的较佳实施例。必须要说明的是，本发明提供了许多可应用的发明概念，在此所揭露的特定实施例，仅是用于说明达成与运用本发明的特定方式，而不可用以局限本发明的范围。

图2是显示根据本发明的一实施例所述的切换式电路的方块图。如图2所示，切换式电路200包括控制逻辑201、上桥驱动电路202、上桥晶体管203、下桥驱动电路204、下桥晶体管205、位准移位电路206以及升压装置210，其中输入电压VIN是大于供应电压VS。根据本发明的一实施例，上桥驱动电路202、上桥晶体管203、位准移位电路206以及升压装置210是对应至图1的上桥电路100。

根据本发明的一实施例，切换式电路200为一半桥驱动电路(half bridge driver)；根据本发明的另一实施例，切换式电路200为切换式降压转换器；根据本发明的其他实施例，切换式电路200为其他切换式电路，其中输入电压VIN是大于供应电压VS。

如图2所示，控制逻辑201接收供应电压VS的供应，并根据输入信号SIN产生第一信号S1以及第二信号S2至位准移位电路206。位准移位电路206操作于升压电压VB以及接地端的接地电压之间，并将位于供应电压VS以及接地电压之间的第一信号S1以及第二信号S2，转换至位于升压电压VB以及浮动参考电压VF之间的设定信号SET以及重置信号RST。

上桥驱动电路202接收升压节点NB的升压电压VB以及浮动参考节点NF的浮动参考电压VF的供应，并根据转换的设定信号SET以及重置信号RST而产生上桥输出信号SHO，用以控制上桥晶体管203将输入电压VIN提供至浮动参考节点NF。根据本发明的一实施例，上桥输出信号SHO的电压位准是位于上述升压电压VB以及上述浮动参考电压VF之间。

控制逻辑201更产生下桥驱动信号SLD至下桥驱动电路204。下桥驱动电路204接收供应电压VS的供应，并根据下桥驱动信号SLD而产生下桥输出信号SLO，用以控制下桥晶体管205，用以控制下桥晶体管205的动作。根据本发明的一实施例，当下桥驱动电路204利用下桥输出信号SLO而控制下桥晶体管205导通时，上桥驱动电路202利用上桥输出信号SHO控制上桥晶体管203不导通，浮动参考节点NF 是经由下桥晶体管205而耦接至接地端，使得浮动参考电压VF为0V。上桥驱动电路202以及下桥驱动电路204，将于下文中加以详细说明。

根据本发明的另一实施例，当下桥驱动电路204控制下桥晶体管205不导通时，上桥驱动电路202控制上桥晶体管203导通而将输入电压VIN提供至浮动参考节点NF，使得浮动参考电压VF是等于输入电压VIN。由于上桥晶体管203以及下桥晶体管205为相同的元件，为了维持上桥晶体管203与下桥晶体管205皆具有相同的栅极-源极跨压，因此利用升压装置210将升压电压VB升压至供应电压VS以及输入电压VIN之和。

如图2所示，升压装置210包括电容211以及单向开关元件212。电容211耦接于升压节点NB以及浮动参考节点NF之间。单向开关元件212耦接于供应电压VS以及升压节点NB之间，根据本发明的一实施例，当升压电压VB小于供应电压VS时，单向开关元件212将供应电压VS提供至升压节点NB。

根据本发明的另一实施例，当升压电压VB高于供应电压VS时，单向开关元件212将供应电压VS与升压节点NB隔离，以避免过高的升压电压VB回灌至供应电压VS，而将其他的电路损毁。升压装置210将于下文中，详细说明。

图3是显示根据本发明的一实施例所述的升压装置的电路图。如图3所示，升压装置300包括电容301以及肖特基二极管302，其中肖特基二极管302包括阳极端N1以及阴极端N2。阳极端N1接收供应电压VS，阴极端N2耦接至升压节点NB。与图2相比，单向开关元件212替换为肖特基二极管302。

根据本发明的一实施例，当浮动参考节点NF耦接至接地端时，供应电压VS大于升压电压VB，肖特基二极管302导通，使得供应电压VS对电容301充电，电容301储存的电压差为供应电压VS。当输入电压VIN经由图2的上桥晶体管203提供至浮动参考节点NF时，浮动参考节点VF是等于输入电压VIN。由于电容301储存的电压差为供应电压VS，使得升压电压VB为供应电压VS以及输入电压VIN之和。

为了增加肖特基二极管302对电容301的顺向电流，肖特基二极管302的金属以及掺杂层的接触面积需要增加，然而增加了金属以及掺杂层的接触面积后，肖特基二极管302的反向电流随之增加，使得当升压电压VB大于供应电压VS时，肖特基二极管302无法有效隔离升压电压VB以及供应电压VS。因此，尽管肖特基二极管302能够作为单向开关元件212的应用，但是由于肖特基二极管302本身物理特性的限制， 而使得肖特基二极管302的效能有所限制。

图4是显示根据本发明的另一实施例所述的升压装置的电路图。如图4所示，升压装置400包括电容401以及基体绝缘二极管402，其中基体绝缘二极管402包括阳极端N1以及阴极端N2，其中阳极端N1接收供应电压VS，阴极端N2耦接至升压节点NB。与图2相比，单向开关元件212替换为基体绝缘二极管402。

尽管基体绝缘二极管402能够提供较肖特基二极管302更好的隔离效果，但是由于基体绝缘二极管402是位于P型基体之上，在基体绝缘二极管402顺向导通的时候，供应电压VS提供至电容401的顺向电流中，有部份的电流会经由P型基体流失而造成功率损耗。

图5是显示根据本发明的另一实施例所述的升压装置的电路图。如图5所示，升压装置500包括电容501以及主动式二极管502，其中主动式二极管502耦接于供应电压VS以及升压节点NB之间，并接收控制电压VC的控制。与图2相比，单向开关元件212替换为主动式二极管502。

根据本发明的一实施例，主动式二极管502为一N型耗尽型晶体管。根据本发明的另一实施例，主动式二极管502为N型结型场效应晶体管。根据本发明的另一实施例，主动式二极管502亦可为一P型耗尽型晶体管或一P型结型场效应晶体管。根据本发明的其他实施例，主动式二极管502为目前已经发明以及尚未发明的常开(normally-ON)晶体管。

图6是显示依据本发明的一实施例所述的常开晶体管的剖面图。常开晶体管60为一N型装置，且包括P型的一半导体基板600与设置于此半导体基板600上的一外延层(epitaxial layer)602。根据本发明的另一实施例，常开晶体管60为一P型装置，在此N型装置仅用以说明之用。于外延层602上设置有一栅极结构616与一场绝缘层614。栅绝缘层618是设置于栅极结构616与场绝缘层614之间。栅绝缘层618的一部延伸并覆盖了场绝缘层614的一部。

再者，于栅极结构616的两侧的外延层602内分别设置有P型的主体区606与N型的阱604。N型的阱604是设置于半导体基板600与外延层602两者之内。P型的接触区608与邻近的N型的接触区610共同形成了位于主体区606内的一源极区。N型的接触区612形成了位于阱604内的一漏极区。再者，于阱604内设置有一P+掺杂区632且其朝向主体区606延伸至阱604之外。常开晶体管60更包括堆叠于P+掺 杂区632上的一N+掺杂区630。N+掺杂区630亦设置于阱604内且朝向主体区606延伸至阱604之外。于部分实施例中，此些N+掺杂区630与P+掺杂区632可经过延伸而交叠于主体区606的一部，但未接触源极区608/610。于部分实施例中，N+掺杂区630以及P+掺杂区632可延伸至阱604之外但并未交叠于主体区606。

再者，常开晶体管60更包括电连结于P型接触区608与N型接触区610的一导电源极电极620。一导电漏极电极624是电连结于N型接触区612。一导电栅极电极622是电连结于栅极结构616。通过层间介电层626的设置以覆盖导电源极电极620、导电栅极电极622以及导电漏极电极624。

图7是显示根据本发明的一实施例所述的图2的上桥电路的电路图。如图7所示，上桥电路700包括位准移位电路710、上桥驱动电路720、升压装置730以及上桥晶体管740。根据本发明的一实施例，图7所示的位准移位电路710以及上桥驱动电路720仅用以举例说明本发明，亦可为用以接收图2的第一信号S1以及第二信号S2而驱动图2的上桥晶体管203的其他任意的电路。

根据本发明的一实施例，位准移位电路710包括第一晶体管711、第一电阻性元件712、第二晶体管713以及第二电阻性元件714，其中一晶体管711以及第二晶体管712为常闭型晶体管。根据本发明的一实施例，第一晶体管711以及第二晶体管712为N型增强型晶体管。根据本发明的另一实施例，第一晶体管711以及第二晶体管712为P型增强型晶体管，并且位准移位电路710必须对应修改，在此仅以N型晶体管用以说明之用。

第一晶体管711以及第一电阻性元件712根据图2的控制逻辑201所发出的第一信号S1，产生设定信号SET，其中设定信号SET的高逻辑位准为升压电压VB，低逻辑位准为浮动参考电压VF。同样的，第二晶体管713以及第二电阻性元件714根据图2的控制逻辑201所发出的第二信号S2，产生重置信号RST，其中重置信号RST的高逻辑位准为升压电压VB，低逻辑位准为浮动参考电压VF。

上桥驱动电路720接收升压电压VB以及浮动参考电压VF的供应，更包括上桥控制电路721以及上桥驱动器722。上桥控制电路721根据位准移位电路710所产生的设定信号SET以及重置信号RST，产生上桥驱动信号SHD。上桥驱动器722根据上桥驱动信号SHD，产生上桥输出信号SHO，上述上桥输出信号SHO用以控制上桥晶体管740将输入电压VIN提供至浮动参考节点NF。

升压装置730用以将升压电压VB升压至供应电压VS以及输入电压VIN之和，其中升压装置730包括电容731以及常开晶体管732。常开晶体管732包括阳极端N1以及阴极端N2，阳极端N1用以接收供应电压VS而阴极端N2耦接至升压节点NB。常开晶体管732更根据控制电压VC，控制供应电压VS对电容731的顺向电流，当升压电压VB高于供应电压VS时，常开晶体管732也根据控制电压VC控制升压电压VB对供应电压VS的反向电流。

图8是显示根据本发明的一实施例所述的图7的上桥驱动器722的电路图。如图8所示，上桥驱动器800包括P型晶体管801以及N型晶体管802。P型晶体管801的栅极端接收上桥驱动信号SHD，源极端耦接至升压节点NB，漏极端输出上桥输出信号SHO。N型晶体管802的栅极端接收上桥驱动信号SHD，源极端耦接至浮动参考节点NF，漏极端输出上桥输出信号SHO。

图9是显示根据本发明的一实施例所述的图7的位准移位电路710、上桥驱动电路720、以及常开晶体管732的布局结构的剖面图。根据本发明的一实施例，布局结构90是以第一晶体管711以及第二晶体管712为N型增强型晶体管，而常开晶体管732为N型耗尽型晶体管为例所示的剖面图。根据本发明的另一实施例，第一晶体管711以及第二晶体管712亦可为P型增强型晶体管，而常开晶体管732亦可为P型耗尽型晶体管。如图9所示，布局结构90包括图7的位准移位电路710、上桥驱动电路720以及常开晶体管732。

如图9所示，第一装置900以及第二装置930皆位于P型基板990之上，第一装置900包括第一导电电极901、第一P+掺杂层902、第一P型阱903、第一P型埋层904、第一P型外延层(epitaxial layer)905、第一栅极导电电极906、第一栅极结构907、第二导电电极908、第一N+掺杂区909、第一P型掺杂区(PTOP)910、第一N型阱911以及第一N型深阱912。

如图9所示，第一P型外延层905以及第一N型深阱912设置于P型基板990之上，第一P型埋层904设置于第一P型外延层905之上，且第一P型阱903设置于第一P型埋层904之上。第一P+掺杂层902设置于第一P型阱903之上且耦接至第一导电电极901。第一栅极导电电极906耦接至第一栅极结构907。第一N型阱911设置于第一N型深阱912之上，第一N+掺杂区909以及第一P型掺杂区910是设置于第一N型阱911之上，并且第一N+掺杂区909耦接至第二导电电极908，其中第 一P型掺杂区910用以降低表面电场。

根据本发明的一实施例，第一装置900对应至图7的常开晶体管732。因此，第一导电电极901为图7的常开晶体管732的阳极端N1，用以接收供应电压VS，第二导电电极908为图7的常开晶体管732的阴极端N2，用以耦接至升压节点NB，第一栅极导电电极906用以接收控制电压VC。

由于第二导电电极908是耦接至升压节点NB，因此图7的上桥驱动电路720以及位准移位电路710的第一电阻性元件712以及第二电阻性元件714皆位于第一N型阱911中，亦即区块920内。根据本发明的另一实施例，区块920内亦可放置用以接收图2的第一信号S1以及第二信号S2而驱动图2的上桥晶体管203的其他任意的电路。

第二装置930包括第三导电电极931、第二P+掺杂层932、第二N+掺杂层933、第二P型阱934、第二P型埋层935、第二P型外延层936、第二栅极导电电极937、第二栅极结构938、第四导电电极939、第三N+掺杂区940、第二P型掺杂区(PTOP)941、第二N型阱942以及第二N型深阱943。

第二装置930与第一装置900的差异在于，第二P+掺杂层932以及第二N+掺杂层933设置于第二P型阱934之上，且第二P+掺杂层932以及第二N+掺杂层933相互相邻。根据本发明的一实施例，第二装置930对应至图7的第一晶体管711。因此，第三导电电极931为图7的第一晶体管711的源极端而耦接至接地端，第四导电电极939为图7的第一晶体管711的漏极端，用以输出设定信号SET。第二栅极导电电极937为第一晶体管711的栅极端，用以接收第一信号S1。

根据本发明的另一实施例，第二装置930对应至图7的第二晶体管713。因此，第三导电电极931为图7的第二晶体管713的源极端而耦接至接地端，第四导电电极939为图7的第二晶体管713的漏极端，用以输出重置信号RST。第二栅极导电电极937为第二晶体管713的栅极端，用以接收第二信号S2。

根据本发明的一实施例，由于第二导电电极908以及第四导电电极939是位于不同电位，因此P型隔离环940是位于第一N型阱911与第二N型阱942之间以及第一N型深阱912与第二N型深阱943之间，用以隔离第一N型阱911以及第二N型阱942，且隔离第一N型深阱912以及第二N型深阱943。

图10是显示根据本发明的一实施例所述的图7的位准移位电路710、上桥驱动 电路720、以及常开晶体管732的电路布局的示意图。如图10所示，电路布局1000包括第一N型阱1001、第二N型阱1002、第三N型阱1003、第一P型隔离环1004以及第二P型隔离环1005，其中第一半导体装置1010对应至图7的常开晶体管732，第二半导体装置1020对应至图7的第一晶体管711，第三半导体装置1030对应至图7的第二晶体管713。

根据本发明的一实施例，由于第一半导体装置1010对应至常开晶体管732，因此第一N型阱1001对应至图9的第一N型阱911，且耦接至图7的升压节点NB。由于图10为俯视图，因此图9的第一N型深阱912被第一N型阱1001覆盖而不在此显示。

第一N型阱1001的区块1010是对应至图9的区块920，根据本发明的一实施例，区块1010用以放置图7的上桥驱动电路720以及位准移位电路710的第一电阻性元件712以及第二电阻性元件714。根据本发明的另一实施例，区块920内亦可放置用以接收图2的第一信号S1以及第二信号S2而驱动图7的上桥晶体管740的其他任意的电路。

根据本发明的一实施例，由于第一半导体装置1020是对应至图7的第一晶体管711且第二半导体装置1030是对应至图7的第二晶体管713，并且图9的第二装置930为第一晶体管711或第二晶体管713，因此第二N型阱1002是对应至第一晶体管711的第二N型阱942，而第三N型阱1003是对应至第二晶体管713的第二N型阱942。

根据本发明的一实施例，第一P型隔离环1004用以隔离第一N型阱1001以及第二N型阱1002，第二P型隔离环1005用以隔离第一N型阱1001以及第三N型阱1003。也就是，第一P型隔离环1004用以隔离对应至常开晶体管732的阴极端N1的第一N型阱1001以及对应至第一晶体管711的漏极端的第二N型阱1002；第二P型隔离环1005用以隔离对应至常开晶体管732的阴极端N1的第一N型阱1001以及对应至第二晶体管713的漏极端的第三N型阱1003。

根据本发明的一实施例，电路布局1000为一圆形。根据本发明的另一实施例，电路布局1000为一矩形。根据本发明的其他实施例，电路布局1000为任意的几何图形。

由于图2的单向开关元件212为肖特基二极管以及基体绝缘二极管时，单向开关 元件212一直无法整合至集成电路中。当单向开关元件212利用常开晶体管实现时，单向开关元件212即可与上桥驱动电路202以及位准移位电路206整合于集成电路中。

根据本发明的一实施例，当单向开关元件212为N型耗尽型晶体管或N型结型场效应晶体管时，上桥驱动电路202以及部份的位准移位电路206可放置于单向开关元件212的N型阱，使得上桥电路的电路布局并不会因此而增加面积，因此制造成本得以降低。此外，使用常开晶体管的单向开关元件212能够以控制电压VC调整顺向电流，电路效能亦随之提升。

以上叙述许多实施例的特征，使所属技术领域中具有通常知识者能够清楚理解本说明书的形态。所属技术领域中具有通常知识者能够理解其可利用本发明揭示内容为基础以设计或更动其他工艺及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中具有通常知识者亦能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。