晶体管的驱动电路的制作方法

本发明涉及驱动电路技术领域，特别涉及一种晶体管的驱动电路。

背景技术：

高压晶体管驱动芯片，主要用于驱动mosfet(metal-oxide-semiconductorfield-effecttransistor—金属氧化物半导体场效应晶体管)，igbt(insulatedgatebipolartransistor—绝缘栅双极型晶体管)等功率器件，普遍应用于工业及家电变频等领域。由于高压晶体管驱动芯片有高低压两个电源域，电源域间的静电需要通过高压器件来泄放，但器件的耐压提升，其自身的esd(electrostaticdischarge—静电放电)能力会下降，所以高低压电源域之间的esd能力都不强。

如图7所示，芯片包含两个电源域：低压电源域(vcc为低压电源，vss为低压地)，高压电源域(vb为高压电源，vs为高压地)，两个电源域之间通过电平转移电路，即level-shifter电路(电平移位，图中内部有两个结构一样、独立的level-shifter1，level-shifter2)及高压esd器件连接在一起。独立电源域内部，电源及地vb-vs，vcc-vss之间有独立的esd器件(常用的有二极管，三极管，cmos管等)，用于泄放esd。

level-shifter主要包含：dmos(图7中的m1，m2)，dmos源极器件(图7中源极接地)，dmos漏极检测电路(图7中由检测电阻r1，r2和稳 压管z1，z2构成)。通过控制dmos-m1，m2的开通，关断，改变检测电阻r1，r2上的电压，从而实现低压信号到高压信号的转换。

当高压电源域和低压电源域之间有静电时，通过level-shifter电路去泄放，靠电路器件自身的esd能力去泄放静电能量，但dmos自身的泄放esd能力较弱，很容易损坏，造成芯片整体esd能力不强。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的目的在于提出一种晶体管的驱动电路。该晶体管的驱动电路具有抗静电能力强的优点，进而提升了晶体管的驱动电路的稳定性和可靠性。

为了实现上述目的，本发明的实施例公开了一种晶体管的驱动电路，包括：高压电源和低压电源；高压电源域电路和低压电源域电路，所述高压电源域电路与所述高压电源相连，所述低压电源域电路与所述低压电源相连；静电泄放装置，所述静电泄放装置分别设置在所述高压电源的两极间、所述低压电源的两极间以及所述高压电源的正极与所述低压电源的负极之间；电平转移电路，所述电平转移电路包括电平检测电路、限流模块、泄放模块和开关管，所述电平检测电路的一端与所述高压电源的正极相连且另一端分别与所述限流模块的一端、所述泄放模块的一端以及所述高压电源域电路相连，所述限流模块的另一端与所述开关管的第一端相连，所述泄放模块的另一端与所述高压电源的负极相连，所述开关管的控制端与所述低压电源域电路相连且第二端与所述低压电源的负极相连，所述限流模块用于在所述驱动电路进行静电泄放时限制泄放电流，所述泄放模块用于在所述高压电源的负极和所述开关管的第一端之间 形成辅助泄放通路以辅助所述驱动电路的静电泄放。

根据本发明实施例的晶体管的驱动电路，在电平转移电路中加入限流模块，增加了通过电平转移电路进行静电泄放的通路的内阻，从而在静电泄放时，限制该通路上的电流，阻止电平转移电路损坏，当电压达到静电泄放装置(如高压esd器件)的触发电压时，静电泄放装置开启，泄放大部分能量，进而保护晶体管的驱动电路。另外，在电平转移电路中增加泄放模块，提供高压电源的负极到开关管的漏极一个低阻的通路，因此，多了一个静电泄放通路以便对静电泄放进行分流，同时泄放模块可以钳制电平检测电路的电位，防止电位低于高压电源的负极电压。该晶体管的驱动电路抗静电能力强，进而提升了晶体管的驱动电路的稳定性和可靠性。

附图说明

图1是根据本发明一个实施例的晶体管的驱动电路的结构图；

图2是根据本发明第一个实施例的晶体管的驱动电路的电路图；

图3是根据本发明第二个实施例的晶体管的驱动电路的电路图；

图4是根据本发明第三个实施例的晶体管的驱动电路的电路图；

图5是根据本发明第四个实施例的晶体管的驱动电路的电路图；

图6是根据本发明第五个实施例的晶体管的驱动电路的电路图；以及

图7是相关技术中一种晶体管的驱动电路的电路图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元 件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

以下结合附图描述根据本发明实施例的晶体管的驱动电路。

图1是根据本发明一个实施例的晶体管的驱动电路的结构框图。图2是根据本发明一个实施例的晶体管的驱动电路的电路图。如图1所示，并结合图2，根据本发明一个实施例的晶体管的驱动电路100，包括：高压电源110、低压电源120、高压电源域电路130、低压电源域电路140、静电泄放装置150和电平转移电路160。

其中，高压电源域电路130与高压电源110相连，低压电源域电路140与低压电源120相连。静电泄放装置150分别设置在高压电源110的两极间(即：正极vb和负极vs之间)、低压电源120的两极间(即：正极vcc和负极vss之间)以及高压电源110的正极vb与低压电源120的负极vss之间。电平转移电路160包括电平检测电路161、限流模块162、泄放模块163和开关管164，电平检测电路161的一端与高压电源110的正极vb相连且另一端分别与限流模块162的一端、泄放模块163的一端以及高压电源域电路130相连，限流模块162的另一端与开关管164的第一端相连，泄放模块163的另一端与高压电源130的负极vs相连，开关管164的控制端与低压电源域电路140相连且第二端与低压电源120的负极vss相连，限流模块162用于在驱动电路进行静电泄放时限制泄放电流，泄放模块163用于在高压电源110的负极vs和开关管164的第一端之间形成辅助泄放通路以辅助驱动电路的静电泄放。

作为一个具体的示例，如图2所示，电平检测电路161包括稳压管z1和第一电阻r1，稳压管z1的阴极与高压电源110的正极vb相连，稳压管z1 的阳极与高压电源域电路130相连(即：稳压管z1的阳极通过检测点a1与高压电源域电路130)，第一电阻r1与稳压管z1并联。限流模块162包括限流电阻r3，限流电阻r3的一端与稳压管z1的阳极相连，限流电阻r3的另一端与开关管164的第一端相连。泄放模块163包括第一二极管d3，第一二极管d3的阴极与稳压管z1的阳极相连，第一二极管d3的阳极与高压电源110的负极vs相连。

进一步地，结合图2所示，开关管164为第二mos管m1，进而，开关管164的控制端为第二mos管m1的栅极g，第一端为第二mos管m1的漏极d，第二端为第二mos管m1的源极s。

再次结合图2，静电泄放装置150包括：第三静电泄放器件151、第四静电泄放器件152和第五静电泄放器件153。其中，第三静电泄放器件151和第四静电泄放器件152为esd器件(electrostaticdischarge)。第五静电泄放器件153例如为图2中所示的高压esd器件(highvoltageisolationjunction)。第三静电泄放器件151设置在高压电源110的两极间，即设置在高压电源110的正极vb和负极vs之间的esd器件。第四静电泄放器件152设置在低压电源110的两极间，即设置在低压电源120的正极vcc和负极vss之间的esd器件。第五静电泄放器件153设置在高压电源110的正极vb与低压电源120的负极vss之间，即设置在高压电源110的正极vb和低压电源120的负极vss之间的高压esd器件153。

另外，图2中示出了包括两个并联并且结构相同的电平转移电路160的晶体管的驱动电路100。另一个电平转移电路160由稳压管z2、电阻r2、电阻r4、二极管d4和mos管m2组成。此处不做赘述。

在描述了本发明实施例的晶体管的驱动电路100的结构之后，以下对本发 明实施例的晶体管的驱动电路100的工作原理进行说明。

具体而言，如图2所示，高压电源域电路130和低压电源域电路140通过电平转移电路160和高压esd器件153连接。电平转移电路160主要是进行电平转换，将低压区域的信号转换到高压区域，从而实现信号的传递。图2中有两个并联的电平转移电路160，其中一个电平转移电路160的高压器件dmos(double-diffusedmosfet—双重扩散金属氧化物半导体场效应管)的m1的栅极信号由低压电源域电路140产生，m1的源极连接低压电源120的负极vss，漏极连接r3的另一端，r3的一端连接z1的阳极，z1的阴极接高压电源110的正极vb，r1与z1并联，z1的阳极为检测点a1，作为高压电源域电路130的输入信号，d3的阴极接a1检测点，阳极接高压电源110的负极vs。另一个电平转移电路160的高压器件dmos的m2的栅极信号由低压电源域电路140产生，源极与接vss，漏极连接r4另一端，r4的一端连接z2的阳极，z2的阴极接vb，r2与z2并联，z2的阳极为检测点a2，作为高压电源域电路130的输入信号，d4阴极接a2检测点，阳极接vs。

通过控制高压器件dmos的m1，在m1的漏极的r1上会产生变化的电压信号，输入到高压电源域电路130中进行处理，从而实现了低压信号到高压信号的转移。另外，d3提供vs到m1的漏极一个低阻的通路，因此，vs到低压电源域的泄放通路不但包括：vs→vb→dmos/高压esd器件→vss→vcc，还包括vs→dmos→vss→vcc的泄放通路，这样有助于esd的泄放分流，同时d3可以钳制检测点a1的电位，防止a1电位低于vs的电压。z1与r1并联，可以钳位电阻两端的电压，以免超出高压电源域的供电范围而造成芯片的损坏。r3在静电泄放时可以限制dmos通路的电流，让dmos不易损坏，同时又可以在m1的漏极叠加一定的电压，当vb电压达到高压 esd器件153触发电压时，高压esd器件153被触发，大部分的静电可以通过高压esd器件153进行泄放，从而保护晶体管的驱动电路100。

其中，高压esd器件153在高压电源110的正极vb与低压电源120的负极vss之间，类似于一个反偏的高压二极管，具有较高的耐压，过电流能力比较强。当两个电源域之间有静电时，需要尽可能地将高压esd器件153触发，这样有利于静电的泄放，保护晶体管的驱动电路100。

当静电泄放发生时，m1由于耦合效应，优先开启，电流流过r1，r3，产生电压，当m1的漏极电压，r1和r3上的电压之和达到高压esd器件153的触发电压时，高压esd器件153触发，泄放大部分能量，这样通过m1和高压esd器件153的泄放通路就同时发生作用，m1泄放小部分能量，高压esd器件153泄放大部分能量，即静电泄放时，通过电平转移电路160的dmos泄放为次要的静电泄放路径，通过高压esd器件153泄放为主要的静电泄放路径，两种泄放方式共同作用，极大地提高了高压，进而，极大地提高晶体管的驱动电路100的静电泄放能力。

根据本发明实施例的晶体管的驱动电路，在电平转移电路中加入限流模块，增加了通过电平转移电路进行静电泄放的通路的内阻，从而在静电泄放时，限制该通路上的电流，阻止电平转移电路损坏，当电压达到静电泄放装置(如高压esd器件)的触发电压时，静电泄放装置开启，泄放大部分能量，进而保护晶体管的驱动电路。另外，在电平转移电路中增加泄放模块，提供高压电源的负极到开关管的漏极一个低阻的通路，因此，多了一个静电泄放通路以便对静电泄放进行分流，同时泄放模块可以钳制电平检测电路的电位，防止电位低于高压电源的负极电压。该晶体管的驱动电路抗静电能力强，进而提升了晶体管的驱动电路的稳定性和可靠性。

在本发明的一个实施例中，如图3所示，晶体管的驱动电路100还包括：保护电路170(即：器件和esd器件)，保护电路170设置在开关管164的第二端与低压电源120的负极vss之间。即：dmos的源极通过器件连接到vss，并且esd器件和器件并联。如：m1的源极接器件和与器件并联的esd器件到vss。当静电泄放由高压电源域至低压电源域进行泄放时，dmos的通路因耦合效应优先开启，由于dmos的m1的源极有器件，在源极会有较高的电压，当电压超过esd器件的触发电压时，esd器件开启，esd能量很快地泄放到vss，防止dmos及器件损坏，同时增大了dmos通路过esd电流能力。

作为一个具体的示例，如图4所示，保护电路包括：第二电阻r5和第一静电泄放器件(如与r5并联的esd器件)。第二电阻r5的一端与开关管164的第二端相连，第二电阻r5的另一端与低压电源120的负极vss相连。第一静电泄放器件与第二电阻r5并联。dmos栅极信号由低压电源域电路140产生，源极接电阻r5和与电阻并联的esd器件到vss，r5与esd器件并联，r6与esd器件并联。当静电泄放由高压电源域至低压电源域泄放时，dmos通路因耦合效应优先开启，由于dmos的m1的源极有器件，在源极会有较高的电压，m1源极电压超过esd器件触发电压时，esd器件开启，esd能量很快地泄放到vss，防止dmos及器件损坏，同时也增大了dmos通路过esd电流能力。电阻r5可以限制esd通路电流，同时正常工作时，限制dmos开关电流，降低开关功耗。

在本发明的另一个示例中，如图5所示，保护电路包括：第一mos管m3和第二静电泄放器件(如esd器件)。m3的栅极与低压电源域电路140相连，m3的漏极与开关管164的第二端相连，m3的源极与低压电源120的 负极相连。第二静电泄放器件的一端与m3的漏极相连，第二静电泄放器件的另一端与m3的源极相连。dmos的栅极接恒定的vg，通过控制m3，m4开关，改变源极电压从而控制dmos开关，m3与esd器件并联，m4与esd器件并联。当静电泄放由高压电源域到低压电源域泄放时，dmos通路因耦合效应优先开启，由于dmos的m1的源极有器件，在源极会有较高的电压，m1源极电压超过esd器件触发电压时，esd器件开启，esd能量很快地泄放到vss，防止dmos及器件损坏，同时也增大了dmos通路过esd电流能力。

如图6所示，电平转移电路160包括一个或多个并联的电平转移电路。如图6中示出了包括n个电平转移电路160的晶体管的驱动电路。其中，n为正整数。

根据本发明实施例的晶体管的驱动电路，具有抗静电能力强的优点，进而提升了晶体管的驱动电路的稳定性和可靠性。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。