一种基于临界电压漂移抑制的驱动电路结构的制作方法

本发明涉及驱动电路技术领域，具体涉及一种基于临界电压漂移抑制的驱动电路结构。

背景技术：

大功率电源系统的功率调节模块将太阳电池阵发出的功率按一定技术要求进行变换，调节为母线所需要的电压，直接为负载供电，并控制蓄电池的充放电，以维持大功率电源系统母线电压的稳定性。随着大功率电源系统母线电压越来越高，给功率器件的选取带来了较大的困难，目前国内可选用适用于大功率电源系统的mosfet最高电压应力只有250V，因此在高压母线中，必须应用功率器件电压应力低的电路。

现有技术中的移位寄存器具有漏电流过大及晶体管数目过多的问题，引起额外功耗；非晶硅薄膜电晶体元件会因为长时间的使用或者是高正向偏压施加而产生临界电压的漂移，造成薄膜电晶体的电流驱动力大幅降低，使得驱动电路的输出波形失真，进而影响到驱动电路的稳定度。

技术实现要素：

针对上述现有技术，本发明目的在于提供一种基于临界电压漂移抑制的驱动电路结构。

为达到上述目的，本发明采用的技术方案如下：

一种基于临界电压漂移抑制的驱动电路结构，用于向负载供电，包括：

输入电源，其负端接地；

储能电感，其输入端与所述输入电源的正端连接；

功率变压器，所述的功率变压器包括设置在原边的第一抽头、第二抽头、第三抽头及设置在副边的第四抽头、第五抽头、第六抽头，所述的储能电感的输出端分别与第二抽头及第五抽头连接；

输出滤波电容，与所述负载并联，所述输出滤波电容的正端分别与所述功率变压器的第一抽头、第三抽头、第四抽头及第六抽头连接，负端与所述输入电源的负端连接；

第一MOSFET，其漏极与所述功率变压器的第一抽头连接，源极与所述输入电源的负端连接；

第二MOSFET，其漏极与所述功率变压器的第三抽头连接，源极与所述输入电源的负端连接；

驱动电路，其中包括串联的复数个移位寄存器，分别连接第一MOSFET的栅极及第二MOSFET的栅极。

上述方案中，包括一第一整流元件，所述的第一整流元件设置在所述功率变压器的第四抽头与输出滤波电容的正端之间。

上述方案中，包括一第二整流元件，所述的第二整流元件设置在所述功率变压器的第六抽头与输出滤波电容的正端之间。

上述方案中，所述的移位寄存器，包括

一输入级电路，用以接收至少一输入信号；

一第一开关，该第一开关的一第一端用以接收一第一时钟脉冲信号，该第一开关的一第二端耦接于该移位寄存器的一输出端，而该第一开关的一控制端耦接于该输入级电路的一第一输出端；

一控制电路，包括：

一第二开关，该第二开关的一第一端耦接于一第一系统电压端，该第二开关的一第二端耦接于一节点，而该第二开关的一控制端用以接收一第二时钟脉冲信号；

所述的控制电路还包括一第三开关，该第三开关的一第一端耦接于该节点，该第三开关的一第二端耦接于一第二系统电压端，而该第三开关的一控制端耦接于该输入级电路的一第二输出端；

以及一下拉电路，包括：

一第四开关，该第四开关的一第一端耦接于该输入级电路的该第二输出端，该第四开关的一第二端耦接于该第二系统电压端，而该第四开关的一控制端耦接于该节点；

所述的下拉电路还包括一第五开关，该第五开关的一第一端耦接于该移位寄存器的该输出端，该第五开关的一第二端耦接于该第二系统电压端，而该第五开关的一控制端耦接于该节点。

与现有技术相比，本发明的有益效果：可抑制漏电流，而具有节能的功效；提升输出波形的稳定度与电晶体有效时间；不仅可以减小整流二极管的电流应力，而且在MOSFET关断时可以将功率变压器漏感能量传递至负载，提高功率变压器的效率。

附图说明

图1为本发明的主要电路示意图；

图2为本发明移位寄存器的示意图。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

下面结合附图对本发明做进一步说明：

实施例1

输入电源Uin，其负端接地；储能电感L，其输入端与所述输入电源Uin的正端连接；功率变压器T，所述的功率变压器T包含设置在原边的第一抽头1、第二抽头2、第三抽头3及设置在副边的第四抽头4、第五抽头5、第六抽头6，所述的储能电感L的输出端分别与第二抽头2及第五抽头5连接；输出滤波电容C，与所述负载R并联，所述输出滤波电容C的正端分别与所述功率变压器T的第一抽头1、第三抽头3、第四抽头4及第六抽头6连接，负端与所述输入电源Uin的负端连接；第一MOSFETQ1，其漏极与所述功率变压器T的第一抽头1连接，源极与所述输入电源Uin的负端连接；第二MOSFETQ2，其漏极与所述功率变压器T的第三抽头3连接，源极与所述输入电源Uin的负端连接；驱动电路，分别连接第一MOSFETQ1的栅极及第二MOSFETQ2的栅极。

移位寄存器100可用于显示面板的栅极驱动器，而栅极驱动电路可包含多级的移位寄存器100，用来提供多个栅极信号以控制显示面板的像素的开启与关闭。移位寄存器100包含输入级电路110、第一开关M1、控制电路120及下拉电路130。输入级电路110用以接收输入信号SIN。第一开关M1的第一端N11用以接收第一时钟脉冲信号XCLK，第一开关M1的第二端N12耦接于移位寄存器100的输出端SR[n]，而第一开关M1的控制端N1C耦接于输入级电路110的第一输出端O1。控制电路120包含第二开关M2及第三开关M3。第二开关M2的第一端N21耦接于第一系统电压端VGH，第二开关M2的第二端N22耦接于节点A，而第二开关M2的控制端N2C用以接收第二时钟脉冲信号CLK。第三开关M3的第一端N31耦接于节点A，第三开关M3的第二端N32耦接于第二系统电压端VGL，而第三开关M3的控制端N3C耦接于输入级电路110的第二输出端O2。下拉电路130包含第四开关M4及第五开关M5。第四开关M4的第一端N41耦接于输入级电路110的第二输出端O2，第四开关M4的第二端N42耦接于第二系统电压端VGL，而第四开关M4的控制端N4C耦接于节点A。第五开关M5的第一端N51耦接于移位寄存器100的输出端SR[n]，第五开关M5的第二端N52耦接于第二系统电压端VGL，而第五开关M5的控制端N5C耦接于节点A。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何属于本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。