浪涌抑制器的制作方法

本发明涉及电源系统技术领域，尤其涉及一种大电压浪涌抑制器。

背景技术：

供电系统在加载和卸载时可能会产生高压脉冲，以发电机输出28V电压为例，在供电系统加载和卸载时可能会有一个电压最大为80V，时间长达数十毫秒的高压脉冲。为保护后续电路的安全，需在发电机输出端和DC/DC电源模块之间加一个浪涌抑制器模块，以抑制可能会出现的最大80V/100ms的脉冲，保障DC/DC电源模块的输入电压在允许的安全范围以内。

为保障供电系统的正常供电不受影响，用户通常会要求在浪涌抑制器在输入电压为18V～36V时，不对电压进行抑制，NMOS管的导通压降在规定的指标范围内（如小于0.5V），而当浪涌脉冲来临时，浪涌抑制器输出电压必须小于36V。

目前，市场上类似的浪涌抑制器产品中，要保证在正常36V输入时NMOS管能够完全开通，则浪涌抑制电压只能抑制到38V左右；而要保证浪涌抑制电压降至36V以下时，则在正常36V输入时，导通压降将超过3V，无法同时满足用户指标要求。

技术实现要素：

本发明实施例要解决的技术问题在于，提供一种浪涌抑制器，能有效的将输出电压抑制在用户需求的安全范围内。

为解决上述技术问题，本发明实施例提供如下技术方案：提供一种浪涌抑制器，包括：

供电电路（1），用于外接电压输入电路，并对输入电压进行稳压处理后对外输出电压信号；

方波发生电路（2），用于接收所述供电电路（1）输出的电压信号并对应产生固定频率的方波信号；

升压电路（3），用于接收所述方波发生电路（2）的方波信号并通过放大器后输出电压信号；

电压抑制电路（4），用于将所述升压电路（3）输出的电压信号抑制到预定范围内再输出供给外部电路，包括第一稳压二极管D1和第一电阻R1的串联体和依次串联的第二电阻R2、第二稳压二极管D2、外接稳压二极管D111及第一三极管Q1；所述第一电阻R1一端接外接电压输入电路，另一端连接第一稳压二极管D1的阴极；所述第一三极管Q1的基极连接至第一稳压二极管D1的阳极，所述第一三极管Q1的集电极连接至外接稳压二极管D111的阳极，所述第一三极管Q1的发射极接地；所述第二稳压二极管D2的阳极连接外接稳压二极管D111的阴极。

进一步地，所述供电电路（1）包括依次串联的第三电阻R3、第四电阻R4和第三稳压二极管D3，所述第三电阻R3的外端还连接至外接输入端Vin，所述第三稳压二极管D3的阳极接地；所述供电电路（1）还包括射极跟随器Q2，所述射极跟随器Q2的基极连接至第四电阻R4和第三稳压二极管D3之间的线路上，集电极连接至第三电阻R3和第四电阻R4之间的线路上，发射极与所述供电电路（1）的输出端Vcc连接且所述发射极还通过第一电容C1接地；所述外接输入端Vin连接至本抑制器的第一引出脚、第二引出脚，所述第一引出脚和第二引出脚作为本抑制器的外接电源输入引脚。

进一步地，所述方波发生电路（2）内部结构具体为：包括施密特触发器IC、第五电阻R5、第六电阻R6、第二电容C2和第三电容C3，所述施密特触发器IC包括十四个管脚，其中，第14管脚与所述供电电路（1）的输出端Vcc连接且所述第14管脚还通过第二电容C2接地，所述第二电容C2的接地端还连接至本抑制器的第三引出脚，第7管脚接地，第1管脚和第2管脚连接至第10管脚且所述第10管脚还依次通过第六电阻R6和第三电容C3接地，第3管脚连接至升压电路（3），第8管脚和第9管脚连接至第六电阻R6和第三电容C3之间的线路上；第5管脚和第6管脚连接至第五电阻R5的一端，第5管脚还连接至本抑制器的第四引出脚，所述第五电阻R5的另一端连接至所述供电电路（1）的输出端Vcc，第12管脚和第13管脚连接至第4管脚，第11管脚连接至电压抑制电路（4）。

进一步地，所述升压电路（3）包括：自外接输入端Vin至外接输出端Vout依次串联的第七电阻R7、第四电容C4、第四稳压二极管D4和第五电容C5；所述升压电路（3）还包括与第四稳压二极管D4和第五电容C5的串联体并联的第五稳压二极管D5以及第二三极管Q3，所述第五稳压二极管D5的阳极连接至外接输出端Vout而阴极连接至第四稳压二极管D4的阳极，所述第四稳压二极管D4的阴极连接至升压电路（3）的输出端T，所述第二三极管Q3的发射极接地，集电极连接至第七电阻R7和第四电容C4之间的线路上，基极通过第八电阻R8连接至方波发生电路（2）的第3管脚。

进一步地，所述的电压抑制电路（4）的NMOS管包括串联的第一NMOS管Q4和第二NMOS管Q5，所述第一NMOS管Q4的漏极连接至外接输入端Vin、第六稳压二极管D6的阳极以及本抑制器的第一引出脚和第二引出脚，所述第二NMOS管Q5的源极连接至外接输出端Vout、第七稳压二极管D7的阳极以及本抑制器的第七引出脚和第八引出脚；所述第六稳压二极管D6的阴极连接到第一NMOS管Q4的栅极，所述第七稳压二极管D7的阴极连接到第二NMOS管Q5的栅极；所述第二NMOS管Q5的栅极依次通过第九电阻R9和第十电阻R10连接到输出端T，所述第一NMOS管Q4的栅极依次通过第十一电阻R11和第十二电阻R12连接到第九电阻R9和第十电阻R10之间；所述第八稳压二极管D8的阴极通过第十三电阻R13连接到第十一电阻R11和第十二电阻R12之间；所述电压抑制电路（4）还包括自第九电阻R9和第十电阻R10之间依次串联接地的第二电阻R2与第六电容C6的并联体、第二稳压二极管D2、外接稳压二极管D111以及第一三极管Q1；所述第一三极管Q1的基极连接至第一稳压二极管D1的阳极，所述第一稳压二极管D1的阴极通过第一电阻R1连接至外接输入端Vin，所述第一三极管Q1的集电极连接至外接稳压二极管D111的阳极，所述外接稳压二极管D111的阴极连接至第二稳压二极管D2的阳极，所述第一三极管Q1的发射极接地；所述电压抑制电路（4）还包括第三三极管Q6，所述第三三极管Q6的基极通过第十四电阻R14连接至方波发生电路（2）的第11管脚，所述第三三极管Q6的集电极连接至第九电阻R9和第十电阻R10之间，所述第三三极管Q6的发射极接地。

通过采用上述技术方案，本发明实施例至少具有以下有益效果：本发明实施例通过供电电路和方波发生电路输出固定频率的电压信号，再经由升压电路进行升压处理后由电压抑制电路进行电压抑制处理，工作时，通过选取不同的第一稳压二极管D1和调节第一电阻R1的阻值，可使抑制器在要求的输入电压范围内完全导通且导通压降最小，而调节第二电阻R2、第二稳压二极管D2以及外接稳压二极管D111的参数大小，可以保证产品在浪涌脉冲来临时，输出电压保持在用户需求的范围内。尤其适合用于飞机等航空器的电源系统中。

附图说明

图1是本发明浪涌抑制器一个实施例的结构示意图。

图2是本发明浪涌抑制器一个实施例的供电电路内部结构示意图。

图3是本发明浪涌抑制器一个实施例的方波发生电路内部结构示意图。

图4是本发明浪涌抑制器一个实施例的升压电路内部结构示意图。

图5是本发明浪涌抑制器一个实施例的电压抑制电路内部结构示意图。

图6是本发明浪涌抑制器一个实施例的拓扑结构工作流程图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细说明。应当理解，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

如图1所示，本发明实施例提供一种浪涌抑制器，包括：

供电电路1，用于外接电压输入电路，并对输入电压进行稳压处理后对外输出电压信号；

方波发生电路2，用于接收所述供电电路1输出的电压信号并对应产生固定频率的方波信号；

升压电路3，用于接收所述方波发生电路2的方波信号并通过放大器后输出电压信号；

电压抑制电路（4），用于将所述升压电路（3）输出的电压信号抑制到预定范围内再输出供给外部电路，包括第一稳压二极管D1和第一电阻R1的串联体和依次串联的第二电阻R2、第二稳压二极管D2、外接稳压二极管D111及第一三极管Q1；所述第一电阻R1一端接外接电压输入电路，另一端连接第一稳压二极管D1的阴极；所述第一三极管Q1的基极连接至第一稳压二极管D1的阳极，所述第一三极管Q1的集电极连接至外接稳压二极管D111的阳极，所述第一三极管Q1的发射极接地；所述第二稳压二极管D2的阳极连接外接稳压二极管D111的阴极。

本发明实施例通过供电电路和方波发生电路输出固定频率的电压信号，再经由升压电路进行升压处理后由电压抑制电路进行电压抑制处理，工作时，通过选取不同的第一稳压二极管D1和调节第一电阻R1的阻值，可使抑制器在要求的输入电压范围内完全导通且导通压降最小，而调节第二电阻R2、第二稳压二极管D2以及外接稳压二极管D111的参数大小，可以保证产品在浪涌脉冲来临时，输出电压保持在用户需求的范围内。

如图2所示，在一个可选实施例中，所述供电电路1包括依次串联的第三电阻R3、第四电阻R4和第三稳压二极管D3，所述第三电阻R3的外端还连接至外接输入端Vin，所述第三稳压二极管D3的阳极接地；所述供电电路1还包括射极跟随器Q2，所述射极跟随器Q2的基极连接至第四电阻R4和第三稳压二极管D3之间的线路上，集电极连接至第三电阻R3和第四电阻R4之间的线路上，发射极与所述供电电路1的输出端Vcc连接且所述发射极还通过第一电容C1接地；所述外接输入端Vin连接至本抑制器的第一引出脚、第二引出脚，所述第一引出脚和第二引出脚作为本抑制器的外接电源输入引脚。

本实施例中，供电电路1能为施密特触发器IC供电。

如图3所示，在一个可选实施例中，所述方波发生电路2内部结构具体为：包括施密特触发器IC、第五电阻R5、第六电阻R6、第二电容C2和第三电容C3，所述施密特触发器IC包括十四个管脚，其中，第14管脚与所述供电电路1的输出端Vcc连接且所述第14管脚还通过第二电容C2接地，所述第二电容C2的接地端还连接至本抑制器的第三引出脚，第7管脚接地，第1管脚和第2管脚连接至第10管脚且所述第10管脚还依次通过第六电阻R6和第三电容C3接地，第3管脚连接至升压电路3，第8管脚和第9管脚连接至第六电阻R6和第三电容C3之间的线路上；第5管脚和第6管脚连接至第五电阻R5的一端，第5管脚还连接至本抑制器的第四引出脚，所述第五电阻R5的另一端连接至所述供电电路1的输出端Vcc，第12管脚和第13管脚连接至第4管脚，第11管脚连接至电压抑制电路4。

具体地，所述施密特触发器IC为CD4093。

本实施例中，方波发生电路2经过施密特触发器IC的作用，能得到一个固定频路的方波，然后将其波形整形后输出作为生涯电路的输入电压信号。

如图4所示，在一个可选实施例中，所述升压电路3包括：自外接输入端Vin至外接输出端Vout依次串联的第七电阻R7、第四电容C4、第四稳压二极管D4和第五电容C5；所述升压电路3还包括与第四稳压二极管D4和第五电容C5的串联体并联的第五稳压二极管D5以及第二三极管Q3，所述第五稳压二极管D5的阳极连接至外接输出端Vout而阴极连接至第四稳压二极管D4的阳极，所述第四稳压二极管D4的阴极连接至升压电路3的输出端T，所述第二三极管Q3的发射极接地，集电极连接至第七电阻R7和第四电容C4之间的线路上，基极通过第八电阻R8连接至方波发生电路2的第3管脚。

如图5所示，在一个可选实施例中，所述的电压抑制电路4的NMOS管包括串联的第一NMOS管Q4和第二NMOS管Q5，所述第一NMOS管Q4的漏极连接至外接输入端Vin、第六稳压二极管D6的阳极以及本抑制器的第一引出脚和第二引出脚，所述第二NMOS管Q5的源极连接至外接输出端Vout、第七稳压二极管D7的阳极以及本抑制器的第七引出脚和第八引出脚；所述第六稳压二极管D6的阴极连接到第一NMOS管Q4的栅极，所述第七稳压二极管D7的阴极连接到第二NMOS管Q5的栅极；所述第二NMOS管Q5的栅极依次通过第九电阻R9和第十电阻R10连接到输出端T，所述第一NMOS管Q4的栅极依次通过第十一电阻R11和第十二电阻R12连接到第九电阻R9和第十电阻R10之间；所述第八稳压二极管D8的阴极通过第十三电阻R13连接到第十一电阻R11和第十二电阻R12之间；所述电压抑制电路4还包括自第九电阻R9和第十电阻R10之间依次串联接地的第二电阻R2与第六电容C6的并联体、第二稳压二极管D2、外接稳压二极管D111以及第一三极管Q1；所述第一三极管Q1的基极连接至第一稳压二极管D1的阳极，所述第一稳压二极管D1的阴极通过第一电阻R1连接至外接输入端Vin，所述第一三极管Q1的集电极连接至外接稳压二极管D111的阳极，所述外接稳压二极管D111的阴极连接至第二稳压二极管D2的阳极，所述第一三极管Q1的发射极接地；所述电压抑制电路4还包括第三三极管Q6，所述第三三极管Q6的基极通过第十四电阻R14连接至方波发生电路2的第11管脚，所述第三三极管Q6的集电极连接至第九电阻R9和第十电阻R10之间，所述第三三极管Q6的发射极接地。

如图6所示，在一个具体实施例中，本发明的电路具体工作原理包括：

S11，给本发明的产品上电；

S12，产品上电后，经过第三电阻R3和第四电阻R4，第三稳压二极管D3上产生一个15V电压信号，经过射极跟随器Q2将15V电压进行电流放大，向方波发生电路2的斯密特触发器IC供电。

S13，刚上电时施密特触发器IC的第8管脚和第9管脚为低电平，因此第10管脚输出为高电平，该高电平经过第六电阻R6给第三电容C3充电，当第三电容C3对地电压大于施密特触发器IC的阈值电压后，第10管脚输出由高电平跳变为低电平，第三电容C3又开始通过第六电阻R6放电，当第三电容C3对地电压小于施密特触发器IC的阈值电压后，第10管脚输出由低电平跳变成高电平，如此反复，得到一个固定频率的方波，再经过施密特触发器IC将波形整形后输出作为升压电路3的输入。

S14，方波信号经第八电阻R8和第二三极管Q3后电压被放大，当第二三极管Q3输出低电平时，从产品输入端经第五稳压二极管D5对第四电容C4进行充电，当第二三极管Q3输出高电平时，由于第四电容C4两端电压不能突变，此时第四电容C4与第二三极管Q36相连的一端电压由0V变为产品输入电压，于是另一端的电压也相应升高，电荷经第四稳压二极管D4泵入第五电容C5，将第一NMOS管Q4和第二NMOS管Q5的栅极电压抬高。

S15，供电系统在加载和卸载时会产生一个电压最大为80V，时间长达数十毫秒的高压脉冲。

S16，电压抑制电路4检测输入电压是否需要抑制。

S17，如若输入电压需要抑制时，第一稳压二极管D1被击穿，第一三极管Q1的基极有电流流过，使得第一三极管Q1导通，第一NMOS管Q4和第二NMOS管Q5的栅极电压经第二电阻R2、第二稳压二极管D2、外接稳压二极管D111以及第一三极管Q1被限制在40V左右，比第一NMOS管Q4和第二NMOS管Q5的漏极的输入电压低，此时第一NMOS管Q4和第二NMOS管Q5工作在线性区间，为一个漏极跟随器，源极输出电压被抑制在36V以内。通过选取不同稳压值的第一稳压二极管D1和调节第一电阻R1的阻值，可使产品在要求的输入电压范围内完全导通，导通压降最小。而调节第二电阻R2、第二稳压二极管D2和外接稳压管D111的参数大小，则可以调节产品在浪涌脉冲来临时，输出电压的大小。

S18，如若输入电压不需要抑制时，第一稳压二极管D1处于截止状态，第一三极管Q1的基极无电流通过，第一NMOS管Q4和第二NMOS管Q5的栅极电压不受抑制，比源极电压高7V以上，使得第一NMOS管Q4和第二NMOS管Q5能够完全开通。

本发明还具有结构简单、成本低廉、控制参数调节方便以及扩展性强优点。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。