用于具有改进的瞬态响应的低备用电流DC‑DC电源控制器的方法和设备与流程

本申请通常涉及电子电路，且特别地涉及用于控制dc-dc转换器的极低备用电源方法和电路。

背景技术：

出于从另一电平供应一个电平的dc电压的目的，dc-dc转换器是现代电子学中所使用的常见电路。这些转换器是尤其适用于日益普及的电池供电的装置或无绳装置的构建块。典型的集成电路组件需要3.3伏特或大于3.3伏特的电源供应器。典型的碱性蓄电池组电池将具有接近1.5v的起动电压且将具有约1.1v的寿命终止电压。dc-dc转换器提供两个重要的功能。第一是将电池电压从1.5v电池功率范围设置到3.3v范围，且第二是补偿电池电压的标准的25％降低并仍向装置电子器件供应稳定的3.3v。这些基础功能在dc-dc转换器市场中在某种程度上被视为理所当然的，且虽然追求高效、超低功率的dc-dc转换器，但焦点已转到对延长电池寿命的不断增长的需求上。如果输出电平低于输入电压，则通常将dc-dc转换器描述为“降压”，如果输出电平高于输入电压则描述为“升压”，且如果转换器能够提供来自各种输入电压电平的输出电压则描述为“降压-升压”。dc-dc转换器需要控制电路和方法来将输出电压维持在确定的电平处，且在低功率转换器中，所有转换器能够受益于“休眠”或备用模式，其中在耦合在输出端处的负载没有需求的周期期间降低功率消耗。

在追求高效、超低功率dc-dc转换器时，有两个尤其相关的特征。第一及主要区别是低功率消耗且具体地说，是低备用电流或静态电流(iq)。在低功率转换器操作中，iq是改进转换器效率的限制因素。iq是dc-dc转换器在所述转换器开启但装置需要极少或不需要负载电流时所使用的电流。这种情况通常存在于被称为“休眠模式”的操作状态期间。休眠模式中的功率消耗越低，则装置中的电池将通常在充电之间持续更长，这是因为休眠模式是用于许多电池供电装置的主要模式。

第二特征是瞬态输出电压调节。在负载瞬态期间的输出电压调节的质量由两个参数指定：vdip和vrec。vdip是在快速瞬态负载出现在休眠模式期间时所需输出电压与实际输出电压(vout)之间的变化。vout恢复转换速率(vrec)指示dc-dc转换器能够从vdip事件恢复的速度。这两个参数vdip和vrec有助于确定瞬态负载调节的质量。针对这些瞬态参数改进转换器性能通常与维持用于dc-dc转换器的低iq的附加目标不一致。将在以下示例中描述这些设计参数之间的相对关系。

电池供电的无绳鼠标是将充当说明性、非限制性示例应用的常见消费型装置。在示例鼠标内，单个电池或电池包为dc-dc功率转换器进行馈送，所述dc-dc转换器又向其余的鼠标移动及传输电子装置供应3.3v功率。当鼠标接通又闲置在桌子时，例如，在鼠标电子装置在等待检测移动的同时尽可能使用极少功率的情况下，鼠标电子装置进入非活动(inactive)模式。在这一时间期间，dc-dc转换器将鼠标电子装置电压维持在3.3v电平，同时其也能够通过在其“休眠模式”下操作而省电。非活动模式是电池供电鼠标的主要模式且休眠模式是低功率dc-dc转换器的主要模式，因此，在dc-dc转换器中以低备用电流iq为重点。

图1a和1b以一对曲线图示出采样(sampled)或时钟(clocked)dc-dc转换器中的电压衰减和误差。在图1a中，曲线图100说明垂直轴线上的电压和水平轴线上的时间。曲线图100绘制所需输出电压(vref1)、采样时钟(cs)和实际输出电压(vout2)。曲线图100说明了这种主要模式，其中在示例鼠标中，电子装置将被视为处于稳态低功率模式中。在这一模式下，装置负载极低，导致输出电压vout2的衰减非常缓慢地降低，如标记为108的时间段中所说明。为了在采样dc-dc转换器中节省功率，将所述采样时钟cs周期延长到脉冲之间的标记为110的最大时间间隔。在电压衰减期间，采样时钟cs触发比较器以时间间隔110检查转换器输出电压vout2。在周期108结束时，vout2误差106达到下阈值，其触发dc-dc转换器变为活动的(active)且增大输出电压vout2。在触发事件之后启用dc-dc转换器之后，输出电压开始上升到电平104，其略微地高于所需vref1电平。重要的是应注意，在时间段108期间，虽然输出电压逐渐衰减，但dc-dc转换器可处于其休眠模式中且采样间隔110比在活动供应模式期间使用的采样间隔长得多。在休眠模式中，增加采样间隔以便进一步省电。在装置使用极少功率(iq)的周期中通过dc-dc转换器所消耗的电流是有助于延长电池寿命的特征。需要更低的iq以进一步延长电池寿命。通过延长采样之间的时间，进一步减少备用功率。

在示例鼠标中，当鼠标移动时，将电子装置设置成开始工作且将更重的电流负载突然施加于输出电压及电池上，因为在将被称作“活动模式”的模式期间检测且传输运动数据。在图1b中，采样曲线图120呈现有垂直轴线上的电压及水平轴线上的时间，且绘制出活动模式期间的所需输出电压(vref1)、采样时钟(cs)及实际输出电压(vout2)。曲线图120说明在活动使用期间用于dc-d转换器的典型的电压趋势及采样时钟。在曲线图120中，当与曲线图100中所示出的时间段108中的衰减相比时，电压在输出时的衰减更陡得多，如在周期128期间所说明。因为此更快的衰减时间，采样时钟周期cs缩短(时钟频率增加)到时钟130之间的最小时间间隔，以使得改进电压调节且不超出可允许的电压误差126。在已检查稳态情况、休眠模式及活动模式的情况下，现将描述从休眠模式到活动模式的转变以说明在瞬态期间的输出电压调节的重要性，并示出为何采样时钟cs无法任意设置成很长的时间间隔。

图2以采样曲线图200呈现低功率dc-dc转换器中的瞬态输出电压及采样时钟变化。在图2中，采样曲线图200示出垂直轴线上的电压及水平轴线上的时间，且绘制出所需输出电压(vref1)、采样时钟(cs)及实际输出电压趋势(vout2)。在曲线图200中，时间段208为轻载或休眠模式区域，而时间段210描绘了转变周期，其中采样时钟间隔响应于输出端处的增加的负载而连续变小，且时间段212示出了其中cs已减小到活动模式区域中的最小时间间隔的周期。

在采样dc-dc转换器设计中，参数vdip和vrec为电压负载调节质量的一般指标且通常与备用电流iq成反比。最坏情况vdip通常出现在其中dc-dc转换器处于休眠模式且恰好在cs时钟边缘之后在输出端处施加大负载的条件下。在所述情况下(曲线图200中的点204处所说明)，输出电压vout将开始陡降。当下一个cs采样出现(点206处所说明)时，检测到电压误差且启用dc-dc转换器以修正vout。所需电压vref1与最低输出电压点206之间的差被定义为特征vdip。在可商购的一流的(best-in-class)低功率dc-dc转换器中，vdip指定为37mv。此外，恢复特征vrec为vout实现从vdip恢复的转换速率。在曲线图200中，vrec将为δ(delta)电压220除以恢复到222的时间，且在先前所描述的相同一流的低功率dc-dc转换器中，vrec指定为0.5毫伏/微秒(μsec)。(在理想转换器中，vdip将为零且vrec将为无穷大，然而在实际设计中，所述理想是不可能的。)

此外，可通过曲线图200中所示出的这一示例能够说明在休眠模式期间的低功率与瞬态输出调节的相互矛盾的目的。如果需要更好的输出电压调节，则其可通过增加休眠模式cs频率(更短的cs时间间隔)来实现，然而这反而增加了休眠模式功率消耗。相反，如果需要较低休眠模式功率，则降低休眠模式cs时钟的频率将实现所述目标，然而其在修正开始之前以vout下降到更低电平(更大的vdip)为代价，因此使得负载调节变差。在先前已知解决方案的dc-dc转换器中，这些参数存在设计折衷，因为无法在改进vdip和vrec的同时获得较低静态电流iq。

图3为使用先前已知方法的低功率、采样dc-dc转换器的电路框图300。在300中，编号为302、304、306及308的四个部分指代在常见操作时间中活动的部件。第一部分302含有接收三个信号(使能信号en1、采样时钟cs及输出电压vout)的数字控制块310。数字控制块310耦合到振荡器312。振荡器接收电压vout作为输入且输出反馈到数字控制310且反馈到部分304中的时钟比较器322的采样时钟(cs)。在部分304中，系统参考320输出耦合到时钟比较器322的参考电压vref。时钟比较器还从振荡器312接收电压vout及采样时钟cs。

使能信号(en)由时钟比较器输出且耦合到部分302中的数字控制310及部分306中的dc-dc转换器。在部分306中，dc-dc转换器330接收来自比较器322的使能信号(en)及待转换为输出电压vout的输入电压vin。vout耦合到负载340。另外，输出电压vout作为反馈信号被反馈以供在如先前所描述的部分302及304中使用。负载340包括输出电容和阻抗。

在此示例先前已知方法的低功率dc-dc转换器中，通过数字控制部分310对启用信号en进行计数及调节振荡器314输出采样时钟cs的频率速率，部分302始终主动地抽运功率。在给定时间段中，通过增加en信号的数目来增加振荡器频率(指示负载的附加需求)且通过较少的en信号来减小振荡器频率(指示降低负载的需求)。结果为变化的cs频率，例如，通过图1及图2中对cs信号的绘图所示出的。在采样时钟cs有效(active)时仅对部分304供电。在部分304中，通过系统参考模块320提供参考电压。在比较器322处将vref与vout进行比较且如果vout小于vref，则产生使能信号(en)。在所述点处，关闭这2个组件直到下一个采样时钟cs到达，由此省电。独立控制部分305由如所说明的部分302及304构成且所述控制部分输出用于dc-dc转换器的使能信号接收输出电压vout。

部分306含有在使能信号有效时执行dc-dc电压转换的dc-dc转换器330。输出信号vout可如图1及图2中对vout2的绘图所说明的进行操作。部分308含有样本负载340。

图4以框图400描绘了用于图3的电路300的控制功能的示例实施方案的附加细节。在图4中，为方便阐释起见，块412、410、422的较低数位(digit)与图3中的对应块312、310、322的较低数位相同。在图4中，振荡器412在非限制性示例中经示出实施为电流-电容器或i/c振荡器，其中加权电流源对电容器充电以形成时钟脉冲。标记为cntrl(n：0)的控制输入提供测温控制代码以启用电流源。采样时钟用以启用时钟比较器422，所述时钟比较器422将输出电压的反馈(标记为vfb)与参考电压电平进行比较且在输出电压低于参考电平及时钟cs有效时输出使能信号en。

对应于图3中的控制器310的数字控制器410能够用于控制可调式振荡器412的频率。在图4中，示出了可能的实施方案，然而本申请案的布置也能够使用替代性布置以实施控制器。在图4中，计数器450对从比较器422输出的使能信号之间的时钟进行计数。控制器410使用一对比较器452、454，所述比较器各自将在一时间段内所计数的使能信号或kick信号的数目与最大和最小电平进行比较。如果在kick信号之间所计数的时钟的数目过高(大于如由比较器454指示的最大值)，则在块458中递减计数并降低振荡器频率。如果所计数的数目低于如由比较器452指示的最小值，则递增在块458中的计数并增加频率。以此方式，通过控制器410动态地调节振荡器412以保持输出电压vout在某些误差范围内，同时对负载的需求较低时同步降低功率。

如由框图300所说明的采样dc-dc转换器能够产生类似于图1及图2中所描述的那些波形的波形。在部分305中的控制电路的基本功能是在其处于休眠模式时使整个dc-dc转换过程消耗尽可能少的功率，同时还响应于vout终端上的负载所需要的电流而提供可接受的负载调节。低功率消耗对应于具有小的iq、小的vdip及快速的vrec。如上文所解释，在使用先前已知方法转换器时，瞬态响应性能的改进(vdip和vrec的改进)与iq电流中的附加改进相冲突。

因此，针对dc-dc转换器中的低功率、低iq、快速瞬态响应，需要对方法和设备进行继续改进。本申请案的方面将在对提供低功率采样dc-dc转换器及对应控制电路和方法的先前已知方法进行改进。

技术实现要素：

在本申请案的布置中，提供具有快速瞬态响应的低备用电流dc-dc转换器。通过对具有可调式振荡器的比较器进行计时(clocking)来将快速瞬态检测器用于快速控制回路中，所述快速控制回路与通过同步方式操作的较慢控制回路异步操作。因为仅快速瞬态检测器和可调式振荡器始终是活动的，而大部分的电路块在大部分时间是非活动的，所以降低了备用功率。即使当可调式振荡器在休眠或备用模式中运行时，快速瞬态检测电路和控制电路也使dc-dc转换器能够快速地对负载电流的改变作出响应。能够通过快速瞬态检测器产生附加使能信号以使转换器能够对输出电压中的瞬态快速作出响应。

在一示例布置中，设备包含：接收直流电压输入且输出直流输出电压的电压转换器，其经配置以响应于使能控制信号而增大输出电压；至少一个反馈比较器，其经配置以在输出电压小于参考电压时输出第一控制信号，所述反馈比较器响应于时钟信号输入端处的边缘而是活动的；可调式频率振荡器，其用于响应于控制信号而以预定频率输出第一时钟信号，至少一个反馈比较器接收对应于第一时钟信号的时钟信号；及快速瞬态检测电路，其经配置以在检测到输出电压中大于电压阈值的快速变化之后异步输出第二信号；在第一时钟信号有效且至少一个反馈比较器输出第一控制信号或第二信号有效且输出电压小于参考电压时，所述电压转换器接收使能控制信号。

在另一布置中，在上文所描述的设备中，快速瞬态检测电路进一步包含用于接收输出电压的输入端、用于响应于所述输出电压的快速减小而输出第二信号上的脉冲的输出缓冲器，及用于从偏置电流源接收偏置电流的时钟输入晶体管。

在又一布置中，在上文所描述的设备中，所述设备包含仲裁器电路，所述仲裁器电路具有耦合到至少一个比较器的时钟输入信号的输出端，且具有耦合到第一时钟信号的第一输入端及耦合到第二时钟信号的第二输入端。

在又一布置中，在上文所描述的设备中，至少一个比较器将转换器使能信号输出到转换器。在再一布置中，上文所描述的设备进一步包含将使能信号输出到电压转换器的仲裁器电路。

在又一附加布置中，在上文所描述的设备中，仲裁器电路在第一输入端处耦合到至少一个时钟比较器电路的输出端并在第二输入端处耦合到第二时钟比较器电路的输出端，所述第二时钟比较器电路经配置以在来自快速瞬态检测电路的第二信号有效时将输出电压与参考电压进行比较，且所述仲裁器电路响应于第一输入端处的信号及第二输入端处的信号而输出使能信号。

在再一附加布置中，上文所描述的设备进一步包含将控制信号输出到可调式振荡器以设置振荡器的频率的控制电路，所述控制电路具有耦合到转换器的使能信号及振荡器的输出端的输入端。

在又一附加设备中，在以上设备中，所述控制电路进一步包含用于对来自振荡器的使能信号之间的时钟进行计数的计数器。在又一替代性布置中，在上文所描述的设备中，当在使能信号之间所计数的时钟的数目大于预定最大值时，所述控制电路减小振荡器的频率。在又一替代性布置中，在上文所描述的设备中，当在使能信号之间所计数的时钟的数目小于预定最小值时，所述控制电路增加振荡器的频率。

在一示例方法布置中，所述方法包含响应于转换器使能信号通过转换输入电压来输出输出电压以供应所述输出电压；从具有耦合到可调式振荡器的第一时钟输入端的至少一个时钟比较器电路提供第一同步使能信号；响应于第一时钟输入端上的脉冲而将输出电压与参考电压进行比较及在输出电压与参考电压相差大于阈值电压时输出第一同步使能信号；提供耦合到输出电压的快速瞬态检测电路且在输出电压快速变化时异步输出第二使能信号且从来自至少一个时钟比较器电路的第一同步使能信号中或从来自快速瞬态检测电路的第二异步使能信号中提供转换器使能信号。

在另一布置中，在上文所描述的方法中，所述方法进一步包含提供在接收到第一时钟输入端上的脉冲时变为活动的比较器电路。在又一布置中，在上文所描述的方法中，所述方法包含提供快速瞬态检测电路，进一步包含提供电容耦合到输出电压的输入端，及响应于输出电压中的快速减小而输出最小宽度的脉冲。在又一布置中，在上文所描述的方法中，所述方法包含通过对在一时间段内出现的后续转换器使能信号之间的时钟周期的数目进行计数来控制可调式振荡器的频率。在又一布置中，在上文所描述的方法中，所述方法包含将所计数的时钟信号的数目与最大阈值进行比较及将所计数的时钟信号的数目与最小阈值进行比较。在又一布置中，在上文所描述的方法中，所述方法包含提供接收第一同步使能信号及第二异步使能信号的仲裁器，及响应于接收第一同步使能信号及第二异步使能信号中的任一者而从仲裁器输出转换器使能信号。在又一替代性布置中，在上文所描述的方法中，所述方法包含响应于接收快速瞬态检测信号的输出作为时钟信号而提供经耦合以输出第二异步使能信号的第二时钟比较器电路，及响应于第二异步使能信号将输出电压与参考电压进行比较。在又一布置中，在上文所描述的方法中，所述方法包含关闭第一时钟输入端上的时钟信号之间的至少一个时钟比较器电路。

在另一示例布置中，集成电路包含：转换器电路，其用于响应于转换器使能信号而将直流输入电压转换成直流输出电压；可调式频率振荡器，其用于提供同步时钟信号；至少一个时钟比较器，其经配置以响应于同步时钟信号将输出电压与参考电压进行比较，且响应于所述比较而输出第一使能信号；快速瞬态检测电路，其耦合到输出电压且经配置以在输出电压快速变化时异步输出第二使能信号；及仲裁器电路，其经配置以响应于第一使能信号或第二使能信号而输出转换器使能信号。在又一布置中，在上文所描述的集成电路中，所述集成电路进一步包含其中可调式频率振荡器及快速瞬态检测电路始终是活动的，且时钟比较器仅在接收来自可调式频率振荡器的同步时钟信号时是活动的。

使用本申请案的新颖的布置启用低功率dc-dc转换器，且具体地，不可能使用先前已知方法而提供性能的具有低备用电流iq及快速瞬态响应的特征的低功率dc-dc转换器是通过使用所述布置而启用的。

附图说明

为了更完整理解本文中描述的本申请案的方面的说明性示例及其优势，现在结合附图参考以下描述，其中：

图1a和图1b说明dc-dc转换器中的电压衰减及电压误差的曲线图；

图2为说明低功率dc-dc转换器中的瞬态电压响应及采样时钟变化的采样曲线图；

图3以简化框图说明低功率、采样dc-dc转换器；

图4以简化电路图说明用于dc-dc转换器的示例控制器；

图5以简化框图说明本申请案的布置；

图6以简化框图说明本申请案的低功率架构的另一种布置；

图7以电路示意图说明用于所述布置的示例低功率快速瞬态检测电路；

图8以电路示意图描绘了用于所述布置的时钟比较器电路；

图9以流程图说明了用于操作具有快速瞬态检测电路的低功率dc-dc转换器的方法布置；

图10为来自并入了本申请案的特征且与一流的的先前方法dc-dc转换器相比较的测试电路的结果的表。

除非另外指示，否则不同图中的对应标号及符号通常指代对应部分。绘制各图以清晰说明说明性示例布置的相关方面且各图未必按比例绘制。

具体实施方式

下文详细论述并入本申请案的方面的各种示例说明性布置的制造及使用。然而，应了解，所公开的说明性示例提供可体现在广泛多种特定情形中的许多适用发明概念。所论述的特定示例及布置仅仅说明制造及使用各种布置的特定方式，且所描述示例并不限制本说明书的范围，也不限制所附权利要求书的范围。

举例来说，当本文中使用术语“耦合”以描述元件之间的关系时，如本说明书及所附权利要求书中所使用的术语应广义地解释，且虽然术语“耦合”包含“连接”，但术语“耦合”并不限于“连接”或“直接连接”，而实际上，术语“耦合”可包含具有介入元件(interveningelement)的连接，且可在描述为“耦合”的任何元件之间使用附加元件及各种连接。

现呈现本申请案的方面以说明dc-dc电源系统的输出电压调节与低备用功率消耗的去耦合以实现低功率(尤其是低备用或静态电流消耗)以及响应于采样dc-dc转换器中的输出端处的瞬态的快速输出电压调节两者。提供用于并入了这些新颖特征的dc-dc转换器的布置产生了比使用先前已知方法可能的甚至更低功率的dc-dc转换器。

图5以框图500说明本申请案的示例布置的低功率架构。为简单说明起见，也存在于图3中的这一新架构的某些块保留与图3相同的较低数位。编号方案包含(例如)数字控制510、振荡器512、电压参考520、时钟比较器522、dc-dc转换器530及负载540。此外，四个部分502、504、506及508保留如图3中编号相同的较低数位。将具有电压vout作为其输入及另一使能信号cs2作为输出的快速瞬态检测(fasttransientdetect；ftd)电路516添加到部分502中的新颖架构中。图5的数字控制块510具有来自部分504的附加输入使能(en2)。部分504具有两个新块。第一是具有输入vout及vref1且以类似于比较器522的方式操作的附加时钟比较器524，然而其是通过来自快速瞬态检测电路的第二信号cs2启用的。比较器524的输出为耦合到仲裁器(arb)526且还反馈到部分502的另一使能(en2)。第二新块是从比较器522及524接收使能输入en1及en2的仲裁器(arb)526。仲裁器输出en反馈到部分502且还反馈到部分506中至dc-dc转换器530。部分505可再次充当独立控制部分，类似于图3中的部分305。

在部分504中，仲裁器526用以获取一对异步时钟使能信号en1、en2且确保这些信号同步以可靠地产生输出信号en到dc-dc转换器530。

在一个示例布置中，第二比较器524能够使用与先前比较器522相同的电路进行实施。因为这些新块524、526仅在采样时钟cs1或信号cs2有效时供电，所以这些块对控制部分505的备用功率消耗增添极少。

在部分502中，在这些组件始终通电的情况下，新的快速瞬态检测(ftd)块516监测输出电压vout。在休眠模式期间的快速瞬态(由于负载处的电流需要而导致的vout快速降低)的情况下，块516将产生异步采样信号cs2以引起对附加比较器524计时(clock)且产生附加有效使能en2。此第二使能信号en2能够远远提前于在将正常来自比较器522的使能信号en出现，这是因为振荡器osc512将在所述时间点处于休眠模式，从而仅很少触发比较器522。因为新的比较器524是异步触发的且在第一比较器522不活动时被触发，所以其对控制部分的休眠模式功率消耗增添极少附加功率。此外，因为ftd516充当岗哨(sentry)来注意快速瞬态，所以输出电压调节不再仅依赖于休眠模式时钟定时。转换器控制架构中的新颖性进步将休眠模式定时间隔与输出电压调节分离，且因此使电路设计者相比于使用先前已知方法架构能够将最小休眠模式频率设置得更低，同时仍确保对输出端处的瞬态的适当响应。通过并入快速瞬态检测电路以产生对dc-dc转换器的异步触发信号，本申请案的布置能够大量减少转换器控制电路的备用电流。

图5说明提供低功率dc-dc转换器的示例架构的框图500。在一示例布置中，由图5中的块表示的所有电路能够实施为单个集成电路。在附加替代性布置中，控制部分505能够实施为集成电路且剩余块能够单独进行实施，例如，现有dc-dc转换器电路能够与所述布置的新颖电路一起使用。此外，这些块能够实施为专用硬件设计，使用可编程微处理器、微控制器、数字信号处理器等的硬件及软件的混合物、专用集成电路(asic)、现场可编程门阵列可编程装置(fpga)、复杂可编程逻辑装置(clpd)、eeprom装置或使用分立式晶体管、寄存器等。在图5中示出为500的电路架构也能够与其他特征(例如电池监测器、电池充电器、温度传感器、电池状态传感器等)进一步集成以形成集成电路中或电路板或模块上的完整系统。本发明人将这些替代性布置中的每一者预期作为形成本申请案的附加方面，所述附加方面属于所附权利要求书的范畴。

图6以框图600说明本申请案的另一替代性低功率架构布置。读者将注意到，这种新架构的若干块包含来自图5的一些块，其中最高有效数位(5)现增加到6，包含数字控制610、振荡器612、ftd616、参考620、比较器622、dc-dc转换器630及负载640。此外，四个部分602、604、606及608保留与图5中的部分502、504、506、508相同的含义。在框图600中，部分602及604形成具有输入vout及输出en1的控制部分605。此控制部分605可与图5中的控制部分505互换且执行相同功能，但是所述功能现使用不同的电路架构。

在部分602中，除了来自数字控制510的输入en2已用ftd信号cs2替换之外，数字控制块610能够与图5中的控制510相同的方式来实施。ftd616信号cs2输出耦合到块604且返回到数字控制块610。通过移除第二比较器来从块504简化部分604。第一比较器622能够与图5中的比较器522相同的方式实施，其中唯一的改变是其时钟cs现在来自仲裁器(arb)626。仲裁器626现在接收来自振荡器osc612的同步时钟cs1及来自ftd616的异步信号cs2。仲裁器626产生耦合到比较器622的输出时钟cs。比较器622具有耦合到数字控制610及部分606中的dc-dc转换器630的输出信号en1。部分606及608与图5中的块506及508保持一致。

在操作中，部分602产生用于部分604的两个采样时钟cs1及cs2且具有输入vout及en1。在部分604中，仲裁器arb626接收同步采样时钟cs1及异步采样时钟cs2且将经同步的采样时钟cs输出到单个比较器622。比较器622测试以参看电压vout是否小于vref且如果是，则产生有效使能信号en1。来自比较器622的en1信号耦合到部分606中的dc-dc转换器630。如果使能信号en1有效，则dc-dc转换器被激活，从而增加耦合到负载640及输出电容器cout且还耦合于到部分602的反馈路径中的vout信号的电压。

图6中的电路拓朴呈现了形成本申请案的另一方面的另一替代性布置，且由于使用ftd电路，所以使得输出电压调节与由osc612产生的休眠模式时钟的频率无关。为了使备用或休眠模式中的功率降到最小，需要以确保附加功率消耗将较小的方式将ftd616添加到始终通电的部分602。

如上文关于图5所描述，用于图6的电路的电路框图也能够实施为集成电路上的专用硬件、软件及硬件的混合物、在可编程装置上执行的软件，以及使用各种可编程及可配置的装置(例如fpga、cpld、eeprom等)实施以形成集成电路、模块或电路板，且电路600也能够与其他功能集成以形成高度集成系统。

图7以电路示意图说明能够用于实施先前图中的ftd块516及616的示例低功率快速瞬态检测电路700。替代性快速瞬态检测电路也能够用以形成本申请案的附加布置且图7的示例电路并不限制所述布置。在图7中，vdd表示电路电源供应器的正极侧并且vss为电源供应器的负极侧或接地电位。部分701中的电流镜确保比较器的上分支及下分支与偏置电流(ibias)同等偏压。时钟信号clk及时钟条信号clk驱动晶体管715及713的栅极。节点721及723为连接到晶体管741及743的栅极的高阻抗节点。转换器输出信号vout通过电容器c1及c2耦合到节点721及723。晶体管741及743连接在为施密特触发器750的输入端的节点724处。

在操作中，时钟715及时钟条713耦合到图5或图6中的vout比较器的输出端。在vout比较器输出无效时，晶体管713开启且在其有效时，晶体管715开启。输出电压vout上的瞬态将驱动节点721及723中的一者以激活晶体管741及743的栅极。在当时钟条信号clk有效时检测到快速瞬态时，所述激活行动将引起施密特触发器750产生数字脉冲。输出电压vout与高阻抗输入节点的电容耦合是另一低功率设计技术，因为除泄漏电流外，没有或很少电流是从输出电压vout抽取(draw)的。

因此，使用电容耦合及高阻抗输入将始终监测vout信号的ftd电路700耦合到输出vout。当振荡器时钟无效时，ftd电路操作使得vout处的唯一瞬态将引起来自施密特触发器650的脉冲，从而使得正常使能路径无效。然后能够检测到发生在采样之间的瞬态且能够在来自振荡器的时钟之间启用dc-dc转换器。

在操作的备用或休眠模式中，用于dc-dc转换器的控制电路将在响应于振荡器产生低频时钟时或在检测到快速瞬态时产生使能信号。重要的是，快速瞬态检测电路与来自振荡器的时钟异步且独立于振荡器电路而操作。仲裁器电路确保来自振荡器或快速瞬态检测器的使能信号同步以使得在dc-dc转换器处适当地应用使能信号。仲裁器将同步的使能信号传递到dc-dc转换器。

图8以详细的电路图800描绘了能够用于实施如以上图5及图6中的522、622的比较器的示例超低功率时钟比较器电路822。需要有效备用电流或“始终开启的”比较器代替传统比较器电路，时钟比较器822是基于感测放大器拓朴且经计时以使得仅在采样vout信号时(例如在振荡器提供时钟输入cs上的脉冲时)才消耗大量功率。时钟比较器接收输出电压vout作为输入及参考电压vref且针对一个时钟周期输出锁存使能信号。能够使用微调位或滞后位调整时钟比较器以提供电压偏移进而调整图8中的输入晶体管mn13、mn31之间的电阻及接地电压。使用上拉晶体管mp12、mp21及下拉晶体管mn12、mn21以及耦合到时钟信号输入端的时钟输入晶体管mn01、mn10将感测放大器形成为触发器，以接收例如来自振荡器的时钟信号cs。还使用上拉晶体管mp13、mp31通过信号cs来对输出sr锁存器进行计时以捕获且放大触发器晶体管的输出节点且锁存输出，且具有真实及补充(trueandcomplement)比较器输出q及q#。在使用图8的比较器电路的示例实施方案中，实现1na/khz的动态备用电流。因此，图8的时钟比较器在图5及图6中的布置中的使用减少了备用电流消耗。在附加替代性布置中，其它低功率比较器也可用以实施这些功能。

图9以流程图900说明用于操作具有包含快速瞬态检测电路的新颖特征的低功率dc-dc转换器的方法布置。在图9中，振荡器中存在两个平行控制回路：包含块905的快速控制回路及包含块903的包含可调式频率的慢速控制回路。执行仲裁器功能的块907接收来自所述两个回路的使能输入，所述块907耦合到确定vout输出电压是否低于参考电压vref的比较块909，且方法从所述块909流到其中启用dc-dc转换器且能够增加电压vout的块911。

所述方法开始于块901。随着方法连续操作以调节输出电压且控制dc-dc转换器，这个块还用于在稍后的步骤中继续所述方法。然后，快速及慢速控制回路并行操作可调式频率或包含块903的慢速回路及包含块905的快速瞬态检测回路。在块903中，回路等待来自振荡器的下一个时钟。根据观测到使能信号的数目，时钟出现在降低或升高的频率处，如果使能信号随时间增加，则频率随着负载需要更多电流而升高，而如果使能信号的数目随时间减少，则能够减少振荡器的频率(当输出电压保持为高，也就是说，负载不需要任何电流时)。不论何时振荡器达到采样点，都输出使能信号或时钟信号且方法流到块907。

在块905中，并行且异步地执行快速瞬态检测。当检测到快速瞬态时，指示输出电压的快速下降超出阈值(例如，图7中的施密特触发器阈值)，所述方法转到块907。

在块907中，仲裁器功能判定来自振荡器的时钟使能信号、来自快速瞬态检测器的时钟或使能或所述两者是否存在，且使用最高优先级的信号，方法转到909处的比较步骤。

在决策块909中，将输出电压与参考电压进行比较。如果输出电压小于参考电压，则启用dc-dc转换器且将输入电压用于为输出供电且为输出电容器充电以维持输出电压。如果在决策块909处输出电压仍高于参考电压，则方法流回到块901中的起始/继续步骤且继续操作。

在块911处，在启用dc-dc转换器之后，所述方法转回到块901中的起始/继续步骤且继续操作。

以此方式，提供低备用电流dc-dc转换器控制方法。因为快速回路中的快速转换检测是独立于慢速回路中使用的可调式频率振荡器执行的，所以能够调整振荡器以在休眠或备用模式期间很少对比较器电路计时，且dc-dc转换器仍将对输出电压上的快速瞬态作出快速响应。因为仅在可调式频率振荡器脉冲或快速瞬态检测信号存在时才执行比较器功能，所以用于比较器的功率很低。当采样频率在备用或休眠模式中很低时，所述布置也节省功率，仅留下快速瞬态电路在低负载功率需求的时间过程中有效运行。

图10以表呈现与“一流的”先前已知方法转换器相比，从并入本申请案的特征而形成的测试电路中所观测到的结果。在图10中，表1000具有标记为行#、参数、测试ulpa、ulpb、一流的及δ％的6个列。在6行中呈现的结果说明了编号为1至6的特定数据行。

表1000示出了对超低功率(ulp)dc-dc转换器(ulp)进行测试的结果。在由列ulpa及ulpb所指示的2个条件下进行测试。测试条件中的差异为所施加的阶跃负载(行2中所示)及连接到vout的输出电容量(行1中所示)。ulpb高度匹配于对先前已知方法的一流(bic)的转换器所执行的测试，而ulpa经执行以示出在极小负载电流(5na)处的极高效操作。

逐行检查表1000中的数据，输出电容(行1)通常地用以减弱来自dc-dc转换器的纹波电压，且在输出电压调节较好时需要更小的值。电容越低，则电路所需要的面积越小，因此在纹波电压与板空间之间存在折衷。正如数据所指示，在包含本申请案的布置的特征的两种ulp测试情况下，所需要的电容量减小至少90％，其为一项实质性改进。测试电流负载(行2)是起始于0至5毫安的阶跃电流且接着增加至50ma或100ma。与一流的转换器相比，这是所施加的阶跃负载的两倍，使得其为更严苛的测试。第3行，vrec指示转换器如何快速从电压骤降中恢复。在表中所示的测试中，ulpa及ulpb两者经测量为10毫伏/秒，而一流的先前方法转换器恢复非常缓慢，为0.5毫伏/秒。新的设计对恢复时间提供20倍的改进，其导致对负载调节的改进。特别受关注的是行4，iq或备用电流。这是转换器在休眠模式中时抽取的静态电流。在将ulpb与先前已知的一流的进行比较时，实现了从720na到39na的94.6％减小。iq的减小提供了对无绳电池操作的装置的寿命的实质性改进。行5示出了为负载调节的另一指示的vdip测量。与示出37mvvdip的bic相比，ulpb经测量为9mvvdip，即75.7％的改进。ulpa经测量为12.3mvvdip，比先前已知bic实现了66.8％的改进。

此外，针对这些转换器的瞬态响应进行比较，已经确定了优值fom且所述fom示出于图表1000的最后一行(行6)中。在比较极低esr/esl负载电容器与类似负载电流范围时，fom为有效的(valid)。fom具有以秒计的单位。

所述优值由以下方程式定义：

fom＝(iq_noload/imaxload)*(cload*δvout/δiload)

方程式1

在表1000中，可见fom示出使用上文所描述的布置的新颖特征启用转换器，所述转换器相比先前已知方法的一流的转换器具有极大的改进。相比于用于先前已知方法的转换器的fom为非常短的1.2纳秒，用于ulpa的fom示出为7皮秒，而用于ulpb的fom为0.5皮秒。通过使用这些布置获得了瞬态性能上的改进，由此在提高性能上产生惊人的结果。

也可对步骤次序及步骤数目进行各种修改以形成并入本申请案的方面的附加新颖布置，且这些修改将形成本发明人预期作为本申请案的部分且属于所附权利要求书的范围内的附加替代性布置。

尽管已详细地描述示例说明性布置，但应理解，可在不脱离如由所附权利要求书定义的本申请案的精神及范围的情况下在本文中进行各种改变、替代及更改。

此外，本申请案的范围并不意图限于本说明书中描述的过程、机器、制品及物质组成、手段、方法及步骤的特定说明性示例布置。如所属领域的一般技术人员将从本发明容易地了解，可根据所呈现的说明性布置及所描述、建议或公开的替代性布置利用执行基本上与本文中所描述的对应示例布置相同的功能或实现基本上与本文中所描述的对应示例布置相同的结果的目前存在或稍后待开发的过程、机器、制品、物质组成、手段、方法或步骤。因此，所附权利要求书意图在其范围内包含这些过程、机器、制品、物质组成、手段、方法或步骤。