一种基于多采样信号自适应匹配控制的35kV直挂静止无功发生器的制作方法

本实用新型涉及电力电子技术领域中的一种无功发生器，特别是一种基于多采样信号自适应匹配控制的35kV直挂静止无功发生器。本实用新型是一种35kV电压等级及以上的高压静止无功发生器，其适用于相序纠错及自动调整的匹配控制。

背景技术：

目前，随着电力电子技术的快速发展及瞬时无功功率理论的深入研究，采用自换相变流电路的新型静止无功发生器，可以实现从感性到容性无功功率的宽范围连续补偿，同时还具有调节速度快、运行范围广、欠压条件下无功调节能力强、谐波含量及占地面积大大减少的优势。因此，这种新型静止无功发生器被广泛应用于高压无功补偿领域。静止无功发生器(Static Var Generator)简称SVG。

众所周知，三相电网电源相序的正确性是SVG并网正常运行必要条件，即要确保SVG在运行过程中的三相H桥逆变器单元级连输出的电压相序与系统母线的相序一致，否则，SVG投入运行时易造成短路或者是巨大的环流而损坏设备。此外，并网侧电流与补偿侧的电压、电流相位的正确性也是保证无功补偿的必要条件，否则也是无法达到准确的补偿效果。

据申请人所知，现有的SVG装置的电压检测是通过在系统母线电压的主回路上安装三个高压电压互感器对三相相电压进行分别测量，然后把高压电压互感器二次侧的电压信号采入控制器的信号调理板中。在采样回路中，需要人工保证三相电压互感器原边与系统母线电网的相位对应，即A、B、C相电压互感器与A、B、C相系统母线电压对应,且A、B、C相电压为正序；三相高压电压互感器的一次与二次相位对应；三相高压电压互感器的二次侧相位与控制器的信号调理板的输入保证相位一致；采样电流信号相位正确。由此可知，存在调试时需确认采样回路的每个环节的正确性，同时SVG在不接入系统电网电压时级连H桥逆变单元只能短时输出，因而会造成不利于系统的多电压与级连H桥逆变单元输出的对相的情况，这样增加了现场调试人员工作的难度，需要花费大量的时间在现场校线、对相，同时10kV电压等级及以下的直挂SVG由于电压互感器的体积不算太大、且直接安装于启动柜，尚且能够承受，而对于35kV电压等级及以上的直挂SVG，由于高压电压互感器的体积大，需考虑耐压等级、 安装不便及价格高等因素，基于以上原因，必须对于现有的SVG装置进行改进。

技术实现要素：

本实用新型的目的是，针对上述现有技术存在的不足进行改进，提出并研究一种基于多采样信号自适应匹配控制的35kV直挂静止无功发生器。本实用新型能够克服现有技术的不足，取消现有SVG设备匹配的三相高压电压互感器，采用用户母线高压柜内的高压电压互感器的二次电压采样信号作为并网电压信号，同时基于专家系统实现三相系统电压及电流采样信号的自适应匹配控制。本实用新型通过特定的算法及硬件检测电路，推算出相序的接法，进行自动调整级连H桥逆变单元输出电压的相位与系统电网电压相位一致，实现高效、准确的并网。

本实用新型的技术解决方案是，包括触摸屏、PLC、主控制器DSP、核心控制器FPGA、滤波电路、运放电路与AD采样电路、信号调理电路、光纤、RS485，主控制器DSP配有操作系统，核心控制器FPGA配有数据处理系统，其特征在于，触摸屏通过RS485配接PLC，PLC通过RS485配接主控制器DSP，PLC通过光纤配接核心控制器FPGA，主控制器DSP与核心控制器FPGA连接，核心控制器FPGA配接滤波电路、运放电路与AD采样电路，滤波电路、运放电路与AD采样电路配接信号调理电路，核心控制器FPGA通过光纤与H桥逆变单元CPLD配连。

其特征在于，主控制器DSP与核心控制器FPGA的连接是通过管脚硬连接。

其特征在于，PLC设有两个输入端口和一个输出端口。

其特征在于，PLC设有的两个输入端口分别配接变压器连接组别设定单元和电网性质设定单元。

其特征在于，PLC设有的一个输出端口配接相位生成及调整记录和电压、电流相量图单元。

其特征在于，核心控制器FPGA采用ALTRA的Cyclone IV系列的芯片EP4CE115F23I7。

其特征在于，核心控制器FPGA与H桥逆变单元CPLD采用二根光纤通迅。

本实用新型的工作过程主要包括以下步骤：

第一步骤：把用户的主变压器的原边的三相相电压、二相相电流的二次采样信号，接入信号调理电路。通过信号调理电路上的低压电压互感器、电流互感器折算成一定范围的电压信号。

第二步骤:从用户35kV的高压PT柜取直挂SVG并网所需的三相并网相电压信号，即把用户35kV高压PT柜内的电压互感器二次侧的电压信号引入信号调理电路，转换成一定范围的电压信号。

第三步骤：采样信号经过滤波电路、运放电路及AD采样电路的处理后，再由核心控制器FPGA对采样信号进行实时的模数转换及基波提取，得到主变压器原边三相相电压U_ha、U_hb、U_hc信号，原、副边三相相电流I_ha、I_hb、I_hc、I_sa、I_sb、I_sc信号，并网相电压U_sa、U_sb、U_sc信号。

第四步骤：根据用户主变压器的连接组别及电网的性质判断，从而调整级连H桥逆变单元输出：根据用户主变压器的连接组别，FPGA计算U_ha与U_sa的相位差、U_hb与U_sb的相位差、U_hc与U_sc的相位差，同时判断主变高压侧信号U_ha、U_hb、U_hc的正、负相序是否与主变压器副边相电压U_sa、U_sb、U_sc的正、负相序相同；判断用户主变压器原边的相电压与相电流的相位差即U_ha与I_ha的相位差、U_hb与I_hb的相位差、U_hc与I_hc的相位差是否与用户主变压器原边电网的性质相对应；判断用户主变压器副边的相电压与相电流的相位差即U_sa与I_sa的相位差、U_sb与I_sb的相位差、U_sc与I_sc的相位差是否与用户主变压器副边电网的性质相对应。根据综合的判断与算法控制生成电压及电流信号的相量图，同时自动进行用户主变压器原边电压、原边与副边电流的自适应调整控制。

第五步骤：根据检测出的三相系统并网相电压U_sa、U_sb、U_sc的正、负相序自动调整控制器FPGA的三相调制波相位，通过PWM逆变控制，使三相级连H桥逆变单元的叠加输出相电压U_oa、U_ob、U_oc的相位分别与系统并网相电压U_sa、U_sb、U_sc的相位保持同向。根据直挂SVG输出的容性与感性无功，判断H桥逆变单元级连输出电压相位与SVG的A、C相霍尔输出电流I_oa、I_oc的相位差，综合判断与算法控制后，自动调整直挂SVG的A、C相霍尔输出电流I_oa、I_oc的相位。

第六步骤：根据所有的实际采样信号生成各个采样信号的相量图，以及根据用户主变压器的连接组别生成的理论上的原、副边相电压相量图，并在操作记录中生成相位调整记录。

本实用新型的优点是，与现有的技术相比，本实用新型的结构优化，设计合理，使用效 果好。

本实用新型通过特定的算法，能够快速的对35kV直挂SVG的用于无功补偿的电压及电流信号进行纠正，同时针对并网电压无论正、负序接线，进行自动调整H桥逆变单元电压叠加输出的相位与系统并网电压相位准确一致，同时做到电压、电流信号相量分布的可视化，极大的节省了时间和人力，保证了对相准确度。同时取消了体积大、不易安装、价格高的并网电压检测环节的高压电压互感器，降低了电气及结构设计人员的工作量和SVG装置的生产成本。核心控制器FPGA采用ALTRA的Cyclone IV系列的芯片EP4CE115F23I7，性价比高，速度快，容量大。

附图说明

图1、本实用新型的基本结构方框图。

图2、本实用新型的控制原理图。

图3、直挂SVG的主电路结构图。

具体实施方式

下面，结合附图对本实用新型的实施例作详细描述。

如图1所示，本实用新型包括触摸屏、PLC、主控制器DSP、核心控制器FPGA、滤波电路、运放电路与AD采样电路、信号调理电路、光纤、RS485、H桥逆变单元CPLD，主控制器DSP配有操作系统，核心控制器FPGA配有数据处理系统，触摸屏通过RS485组成的通讯线路配接PLC，PLC通过RS 485组成的通讯线路配接主控制器DSP，PLC通过光纤配接核心控制器FPGA，主控制器DSP与核心控制器FPGA通过管脚硬连接，核心控制器FPGA配接滤波电路、运放电路与AD采样电路，滤波电路、运放电路与AD采样电路配接信号调理电路，核心控制器FPGA通过光纤组成的通讯线路分别配接多个H桥逆变单元CPLD。H桥逆变单元CPLD安装在单元板上。信号调理电路安装在信号调理板上。直挂SVG采用级联H桥逆变单元，级联H桥逆变单元包括多个H桥逆变单元CPLD。

本实用型的采用的数据处理系统为专用的数据处理系统，其能够实现的三相系统电压及电流采样信号自适应匹配控制。

如图3所示，直挂SVG的主回路采用预充电开关、主开关、预充电电阻与电网实现配连，直挂SVG的主电路包括三个分电路，每个分电路对接电网的一个相线，每个分电路由42个结构相同的H桥逆变单元CPLD级连而成，对应三个相的三个分电路的级连H桥逆变 单元分别串联一个电抗器L_sa、L_sb、L_sc，通过预充电开关、主开关、预充电电阻接入并网侧电网，直挂SVG与电网并网的三相电压为U_sa、U_sb、U_sc。级连H桥逆变单元是由H桥逆变单元CPLD、IGBT驱动电路、IGBT模块、薄膜电容、均压电阻组成，级连H桥逆变单元的作用是实现PWM逆变电压的生成。

PLC设有两个输入端口和一个输出端口。

PLC设有的两个输入端口分别配接变压器连接组别设定单元和电网性质设定单元。

PLC设有的一个输出端口配接相位生成及调整记录和电压、电流相量图单元。

核心控制器FPGA采用ALTRA的Cyclone IV系列的芯片EP4CE115F23I7。

核心控制器FPGA与H桥逆变单元CPLD采用二根光纤通迅。

如图2所示，本实用新型的控制流程包括START(开始)，电压、电流信号的AD转换，电压、电流信号的基波提取，进行主变压器的原、副边电压的相序是否是同相序的确定；如果YES，则根据主变高压侧电网的性质、主变低压侧电网的性质判断各自侧的电压与电流的相位；如果NO，在确认主变压器副边并网电压互感器原、副边检测对应的情况下，自动调整变压器原边的三相电压相位，随后，再根据主变高压侧电网的性质、主变低压侧电网的性质判断各自侧的电压与电流的相位；接下来由控制器根据并网电压相位，自动调整H桥逆变单元的级连输出相位；之后，根据SVG输出的容性和感性无功判断H桥逆变单元级连输出电压与SVG的A、C相霍尔电流的相位，综合判断和自动调整SVG的A、C相霍尔电流的相位；按下来，生成实际采样信号相量图、根据主变连接组别生成相量图、生成建议相位调整记录。最后，控制流程结束。

本实用新型的工作过程主要包括以下步骤：

第一步骤：把用户的主变压器的原边的三相相电压、二相相电流的二次采样，接入信号调理电路板。通过信号调理板上的低压电压互感器、电流互感器折算成一定范围的电压信号。

第二步骤：从用户35kV的高压PT柜取直挂SVG并网所需的三相并网相电压信号，即把用户35kV高压PT柜内的电压互感器二次侧的电压信号引入信号调理电路，转换成一定范围的电压信号。

第三步骤：采样信号经过滤波电路、TL064运放电路及MAX1320高速AD转换电路的处理后，FPGA对采样信号进行实时的模数转换及基波提取，得到主变压器原边三相相电压 U_ha、U_hb、U_hc信号，原、副边三相相电流I_ha、I_hb、I_hc、I_sa、I_sb、I_sc信号，并网相电压U_sa、U_sb、U_sc信号。核心控制器FPGA采用ALTRA的Cyclone IV系列的芯片EP4CE115F23I。

第四步骤：根据用户主变压器的连接组别及电网的性质判断，从而调整级连H桥逆变单元输出：根据用户主变压器的连接组别，FPGA计算U_ha与U_sa的相位差、U_hb与U_sb的相位差、U_hc与U_sc的相位差，同时判断主变高压侧信号U_ha、U_hb、U_hc的正、负相序是否与主变压器副边相电压U_sa、U_sb、U_sc的正、负相序相同；判断用户主变压器原边的相电压与相电流的相位差即U_ha与I_ha的相位差、U_hb与I_hb的相位差、U_hc与I_hc的相位差是否与用户主变压器原边电网的性质相对应；判断用户主变压器副边的相电压与相电流的相位差即U_sa与I_sa的相位差、U_sb与I_sb的相位差、U_sc与I_sc的相位差是否与用户主变压器副边电网的性质相对应。核心控制器FPGA根据综合的判断与算法控制生成电压及电流信号的相量图，同时自动进行用户主变压器原边电压、原边与副边电流的自适应调整控制。

第五步骤：根据检测出的三相系统并网相电压U_sa、U_sb、U_sc的正、负相序自动调整控制器FPGA的三相调制波相位，通过PWM逆变控制，使三相级连H桥逆变单元的叠加输出相电压U_oa、U_ob、U_oc的相位分别与系统并网相电压U_sa、U_sb、U_sc的相位保持同向。根据直挂SVG输出的容性与感性无功，判断H桥逆变单元级连输出电压相位与直挂SVG的A、C相霍尔输出电流I_oa、I_oc的相位差，综合判断与算法控制后，自动调整直挂SVG的A、C相霍尔输出电流I_oa、I_oc的相位。

第六步骤：主控制器DSP根据所有的实际采样信号生成各个采样信号的相量图，以及根据用户主变压器的连接组别生成的理论上的原、副边相电压相量图，并在操作记录中生成相位调整记录。