使用脉冲耦合进行数模转换的方法和装置与流程

实施例涉及信号数模转换领域，更具体地涉及基于数字输入信号生成高功率射频(RF)信号。

背景技术：

在常规RF信号链设计中，基于数字基带信号生成低功率模拟基带信号。使用混频器或调制器将模拟基带信号调制到RF载波上，从而生成低功率RF信号。对低功率RF信号进行放大并经由天线传输。为了获得所需的性能参数，诸如信噪比、RF频率范围和信号带宽，必须在这些常规系统中使用无杂散动态范围的高性能模拟混合信号分量。

电流导引数模转换器(DAC)是从数字RF信号生成模拟RF信号的常用架构。高阻抗电流源和快速开关是影响电流导引DAC成功的因素，它们在现代工艺技术中易于获得，并且使用基尔霍夫电流定律对某一节点上的电流求和。然而，对于高输出功率应用，电流源和开关装置会在工作期间消耗大量功率，这使得电流导引DAC不适用于高输出功率应用。

技术实现要素：

在一个实施例中，脉冲源将脉冲提供到耦合的传输线的网络中，从而产生在传输线上行进电磁波。耦合到耦合的传输线的网络的输出网络收集电磁波的能量以形成输出信号。传输线的耦合特性和传输线上电磁波的反射特性被用来对网络中的电磁波进行整形。控制器接收数字数据流并且控制传输线之间的耦合和/或传输线的端接和/或到输出网络的耦合，以影响从脉冲源通过耦合的传输线的网络到输出网络的能量流。

以上发明内容并不旨在描述本发明的每个示出的实施例或者每个具体实现方式。以下具体实施方式和权利要求更具体地举例说明了这些实施例。

附图说明

结合附图并考虑以下对各个实施例的详细描述，可以更全面地理解本发明的主题，其中，

图1a是常规数模转换器(DAC)的框图。

图1b是常规DAC的定时图。

图1c是常规数模转换过程的矩阵表示。

图1d是常规数字预失真环路中多脉冲DAC的示意图。

图2a是根据一个实施例的脉冲耦合DAC的框图。

图2b是图2a脉冲耦合DAC的定时图。

图2c是根据一个实施例的互补脉冲耦合DAC的框图。

图3a是根据一个实施例的脉冲耦合DAC的框图。

图3b是根据一个实施例的脉冲耦合DAC的框图。

图4a是根据一个实施例的脉冲耦合DAC的框图。

图4b是根据一个实施例的脉冲耦合DAC的物理实现方式。

图5a是根据一个实施例的脉冲耦合DAC的框图。

图5b是图5a脉冲耦合DAC的物理实现方式。

图6a是根据一个实施例的脉冲耦合DAC的框图。

图6b是根据一个实施例的脉冲耦合DAC的框图。

图6c是根据一个实施例的脉冲耦合DAC的框图。

图7是根据一个实施例的使用天线的脉冲耦合DAC的框图。

尽管实施例可以有各种修改和替代形式，但其具体内容已经通过示例的方式在附图中示出并将进行详细描述。然而，应当理解，目的不是将本发明限制在所描述的特定实施例中。相反，目的在于涵盖落入由所附权利要求限定的本发明的精神和范围内的所有修改、等同物和替代物。

具体实施方式

电流导引DAC的功耗取决于DAC的输出电压和输出电流，以及驱动开关、偏置电路、时钟电路和数字解码器电路所需的功率。输出电流和电压会影响开关和电流源的功耗。在优化电流导引DAC的输出功率时，开关和电流源的功率将成为主导因素。封装件的热阻和最高芯片温度限制了DAC的最大输出功率。在许多常规系统中，现有技术的RF DAC的输出功率可以在毫瓦范围内。然而，对于软件定义的无线电(SDR)和多输入多输出(MIMO)应用，0.1至10瓦范围内的较高输出功率水平是可取的。所公开的实施例通过1)使用电磁脉冲而非切换的电流，并2)使用耦合的波传播介质的耦合特性来形成输出信号，解决了这一问题。在一些实施例中，脉冲的使用允许使用零电压切换(ZVS)架构。ZVS架构进一步使功耗最小化，并减小了切换装置上的应力。

在整个附图中，虚线指示在虚线之间延伸的实线之间存在多个实例。在定时图中，这些虚线可以表示信号的交替状态。在电路图中，虚线表示附加/可选连接。

所提出的DAC的另一个方面与常规电流导引DAC相反，是产生输出信号的顺序。在电流导引DAC中，通过将恒定电流切换到输出端子或者通过从输出端子切换恒定电流来产生输出电流脉冲。控制这些电流的开关决定了电流脉冲的定时精度。而对于所提出的DAC，相反地，由脉冲源或振荡器产生脉冲。脉冲然后被路由通过耦合网络。耦合网络参数决定有多少脉冲能量被耦合到输出。与常规电流导引DAC的开关一样，网络参数的设置不会影响脉冲的定时精度。这种生成脉冲和导引脉冲的解耦过程消除了在常规电流导引数模转换器的电流切换过程中引入的定时误差的问题。

图1a描绘了常规高速电流导引DAC的框图。简洁起见，在图1a中描绘了单端实现方式，但是在一些常规系统中，其他实现方式也是可能的。数字数据信号140由解码器101解码成控制信号142。在高速设计中，经解码的信号142由再定时块105至107再定时。该步骤对于通过解码器101避免信号延迟变化而言是必要的。再定时是通过将所有控制信号142对齐到时钟源112提供的通用时间参考信号141来实现。在该步骤之后，再定时的控制信号143具有驱动模拟域信号所必需的定时精度。基于再定时的控制信号143的状态，开关108至110将电流源102至104提供的电流切换到输出149。求和网络111收集来自开关的所有电流并将电流路由至输出149。

在电流导引DAC的情况下，求和网络由基尔霍夫电流定律调控。总线143中数据线的数量及其相关的权重被称为分段。每个片段由总线143中的一个数据线，来自开关阵列108至110的相关开关，以及来自电流阵列102至104的相关电流源组成。数模转换器中的常见分段方案是温度计解码片段和二进制解码片段的混合。温度计解码片段的权重全部都相同(在该示例中为1)。二进制解码片段的权重为1/2、1/4、1/8……温度计解码片段的1/n，其中n代表数据信号140的最低有效位(LSB)的数量。

有多少DAC位进行了温度计解码以及有多少进行了二进制解码取决于性能和电路复杂度的平衡。一般来说，温度计解码的位越多，DAC的动态性能越好。温度计解码的DAC的电路复杂度(即片段数)为2^MSBS。其中，MSBS是温度计解码位的数量。在另一个极端情况下，全二进制解码的DAC将只有M个片段，其中M是DAC的位数。分段失配误差将对DAC的性能产生负面影响，因此会限制二进制片段的数量。

图1b描绘了图1a电路的定时图。波形151代表多位输入数据信号140。波形153描绘了经解码的控制信号142，该信号具有基于使其通过解码器101的路径(在波形153上示出为多个沿)的时间变化。波形152是所有经解码的控制信号153将与其对齐的由时钟源112产生的通用时间参考信号。

波形154是基于来自时钟源112的波形152提供给再定时块105至107的经再定时的控制信号143的集合。在波形154中，所有上升沿基本同时发生并且下降沿基本同时发生。

波形155是在DAC的节点149处得到的输出信号，该信号对齐到波形152的通用定时参考，因此不会遭受由控制信号153的延迟变化引起的失真。图1b描绘了归零(RZ)DAC的实现方式。非归零(NRZ)DAC可以使用两个交错式RZ DAC来实现。

图1c描绘了DAC的数学表示。在贯穿本公开内容给出的等式中，“t”用来代表离散时间步长[0、1、2……]。指数‘s’代表DAC的片段。DAC具有由矢量x(s，t)描述的内部状态。DAC系统的输入为矢量‘u’。矢量‘u’来自DAC的解码器或控制器，并且代表输入数据流140。DAC的输出是到DAC的输入‘u’和DAC内部状态‘x’的组合。这些贡献由向量或矩阵C和D加权。另选地，为了获得更好的系统可控性，解码器可以计算矩阵A(s，t)的一部分或全部，如图1c的第二组方程所指示的，其中矩阵A也是离散时间步长‘t’的函数。

可以使用数字预失真计算矢量u(s，t)和A(s，t)，以使数字输入信号inp(t)与预期模拟输出信号out(t)之间的差异最小化。可以使用数学模型(像图1c中的模型)与控制理论领域提供的方法的组合，构造解码器和/或数字预失真装置，以针对下面所描述的电路实现数字输入信号‘inp’与预期模拟输出信号‘out’之间的所需关系。

图1d描绘了数字预失真环路中的脉冲数模转换器的实施例。所述环路用来校正脉冲模数转换器的内部状态和非线性误差。数字预失真块(DPD)162接收数字输入信号161。输入信号161是数字RF信号。DPD 162将会校正数字RF输入信号161，使得一旦通过一个或多个DAC 164将其转换到模拟域中，模拟输出信号169基本上就不会失真。失真是数模转换过程中非预期副产物，除其他一些原因之外，还在于非线性和状态间干扰。DPD块162接收有关如何从DPD控制器165对数字输入信号161进行预失真的信息。DPD控制器将数字输入信号与模拟输出信号169的数字表示进行比较。使用耦合元件171和观测路径168从模拟输出信号169导出信号167。耦合元件171监测信号169的电压或者流向负载170的功率，并相应地产生模拟信号172。观测路径168将模拟输出信号169转换回数字信号167。

图1d的DPD环路可用于对一个或多个脉冲数模转换器进行线性化。在许多情况下，将使用交织技术生成到负载170的更加连续的输出信号。可以使用学习算法找到DAC中的最佳片段集合进行激活，以产生预期输出。为此，在大多数情况下，必须将DAC的内部状态历史考虑在内。为了提高收敛算法的可能性，可以将重叠片段和/或冗余片段添加到DAC的片段池中。

图2a描绘了脉冲耦合DAC的实施例的框图。在这个实施例中，DAC连续产生将被转换成模拟输出信号的脉冲。控制器200接收时钟信号211和数据信号210。数字数据信号210包含要从数字域转换到模拟域的信息。时钟信号211决定了模数转换器的采样时间实例。控制器使用时钟信号211在振荡器与储能电路201中产生振荡信号。

振荡器与储能电路201产生多个脉冲信号213。多个脉冲信号213在耦合块202处耦合到耦合网络。每个单独的脉冲信号213的能量可以是操作期间振荡器与储能电路中能量的一部分。控制器200对数据输入信号210进行解码以产生控制信号212。解码过程可以类似于前面关于图1a和1b描述的常规数模转换器，涉及一组温度计解码的最高有效位和二进制解码的最低有效位。因此，信号213、214、212中的行数将比图2a中所示的3行更多。控制信号212控制耦合块202中的开关。在耦合块中，控制信号212与其对应的脉冲信号213相关联。耦合块中的开关能够将各个脉冲信号213反射回到振荡器201，或者将脉冲耦合到输出信号214。输出信号214在求和网络203中组合以形成输出信号215。

求和网络203可以是功率组合器。

在耦合块202只有一个输出的情况下，可以省略图2a中的求和网络。在这种情况下，由耦合块的耦合机构对单个输出端子执行求和。类似地，振荡器储能电路201可以仅具有一个输出。在这种情况下，耦合块将在内部分配来自振荡器201的信号并收集用于输出信号的脉冲。在具有多个输出的替代实施例中，求和网络203和/或振荡器与储能电路201可以具有其他配置，如以下更详细的描述。

图2b是根据图2a框图的定时图。数据输入波形241以周期261到达。脉冲波形242具有与数据波形241相同的周期并且从振荡器信号导出，而振荡器信号又是从时钟信号211导出。经解码的波形243被整形成使得其在上升沿和下降沿与波形242的脉冲重叠。当波形242为低时，波形243的状态发生改变。根据经解码的波形243的状态，波形242的脉冲将在振荡器中被反射回或者被传递以形成输出波形244。组合各个输出波形244以形成输出波形245。图2b描绘了单端和归零的实现方式。然而，DAC可以在其他实施例中通过将脉冲路由到负偏置或正偏置输出以差分方式实现。为实现不归零(NRZ)实施例，可以以交织方式操作两个归零(RZ)实现方式。在该示例中，信号213的电压电平V1、波形242可以全部相同。信号214的电压电平V2、波形244为零或者处于电压电平v2。电压电平V3和V4是不同时间点处的电压电平v2的组合。一般来说，电压电平v2小于v1的电压电平，因为其是经由电磁耦合得到的。而且，波形244的低电平不一定是零。除高电平以外的电压电平足以构建和操作DAC。

图2c描绘了图2a的脉冲耦合DAC的补充或差分版本。补充版本产生两个输出信号215和275。振荡器储能电路的功能与图2a中的相同。然而，耦合块272中的耦合网络将基于控制信号212将脉冲信号213耦合到脉冲信号集214或者耦合到脉冲信号集274。脉冲信号214将在求和网络203中组合以形成输出信号215，并且脉冲信号274将在求和网络273中组合以形成输出信号275。

图3a描绘了脉冲耦合DAC的实施例。在节点311和节点381之间产生驻波。节点381是低阻抗节点并且连接到电源电压370。一旦在连接在节点311和节点321之间的传输线320上建立了驻波，由于在传输线320末端对该波进行了反射，在节点311上的波形摆动基本上将是节点321上的直流电压的两倍。

驻波的频率由传输线320的长度以及振荡器308的频率决定。为了避免不必要的电流消耗，振荡器的周期可以是传输线320延迟的四倍。传输线组302中的传输线323至321布置成使得其耦合到传输线320。在替代实施例中，传输线321至323与传输线320之间的耦合对于所有传输线321至323可以是基本相同的，或者对于一些传输线可以是不同的。耦合特性可以用来建立分段方案。开关303至305连接到传输线321至323的一端。在图3a中，开关显示为NMOS晶体管。当开关断开时，传输线320中电磁波的少量能量将感生到传输线321至323中。当开关闭合时，电磁波将感生到与该开关电耦合的相关联的传输线(例如开关303和传输线323)中。感生波将行进到传输线的另一端。来自传输线的波可以被收集在功率组合器301中以形成输出信号320。通过调整相关联的传输线到主传输线320的耦合系数，可以为每个开关-传输线对分配一个权重。所述权重决定了每个开关-传输线对对输出信号380的贡献量。

控制器可以设计成激活开关303、304和305，使得输出信号380与数字输入数据314有关。图3b是脉冲耦合DAC的实施例，其中振荡的两个相位都用来产生输出信号。这就是说，在RZ模式下工作的两个脉冲耦合DAC被组合成一个NRZ DAC。振荡器360产生互补的相位时钟信号315和316。时钟信号315和316具有两个不同的时基，在这种情况下，如果一个脉冲开始，另一个脉冲则会结束，两个脉冲不重叠。控制器361可以将偶数数据样本发送到在时钟信号315上运行的DAC，并且将奇数样本发送到在时钟信号316上运行的DAC。一个DAC将在另一个DAC的停机时间内产生一个样本。偶数和奇数DAC 321和322的输出信号在组合器362中组合以形成输出信号380。振荡器可以具有反馈系统，其中，振荡器频率被调谐到由传输线320和330形成的储能电路的频率。图3b的脉冲DAC使用两个相，然而，可以使用两个或更多个时钟脉冲相位来制作脉冲DAC。

图4a描绘了脉冲耦合DAC的一个实施例。脉冲源409将能量耦合到传输线420。耦合到耦合的传输线组410中的能量的量取决于端接元件402、403和404。如果端接元件阻抗低，更多的能量将被耦合到410上，就像端接元件为高阻抗时一样。端接元件可以是可控阻抗元件或开关。端接元件可以由控制器401根据数字数据输入430进行控制。从传输线组410中取出并输送到负载的能量的量取决于端接元件405、406和407。

端接元件405、406和407(或者在替代实施例中，任何其他数量的端接元件)可以具有固定的端接阻抗，或者也可以由控制器401控制。控制器控制由脉冲源409提供的多少脉冲能量进入传输线组410以及多少能量离开该组。端接元件405至407还控制从负载408来看进入传输线组410的有效阻抗。该有效阻抗决定了传输线420至423与负载408之间的能量转移并且在基于输入数据计算端接元件的状态时可以由控制器考虑在内。类似地，端接元件405至407可以用来控制从传输线421至423出来的能量到传输线421至423的能量回漏。根据端接元件的实现方式，到达端接元件的能量可以被全部或部分吸收或反射。如果有能量被反射回传输线组，控制器必须跟踪系统中的能量状态并且在计算端接元件的新状态时将其考虑在内，以在负载408处生成所需的输出信号。图1c中描绘的等式可以用来模拟传输线组410的状态和输出。

对负载408的功率控制有效性是传输线420到地隔离的函数，其中，地节点对传输线组410中所有传输线以及接地路由(其对端接元件402至404和脉冲源409是通用的)是通用的。图4b显示了耦合的传输线系统的一个实施例。在该实施例中，系统使用2层印刷电路板(PCB)实现。传输线421至423在顶层实现，而传输线420在底层实现。在一个实施例中，脉冲源409和端接元件401、403、404以及控制器可以在芯片上实现。端接元件405至407可以具有固定值，以避免将控制信号路由至传输线421至423另一侧的端接元件405至407。另选地，传输线可以以环路路由，回到传输线的第一端。传输线还可以使用多层PCB实现。传输线的耦合系数可以像常规DAC那样分段，使得在端接元件数量有限的情况下，达到输出状态的可能性更大。传输线的几何形状和彼此之间的距离决定了传输线之间的耦合系数。

图5a描绘了脉冲耦合DAC的另一个实施例。在该实施例中，脉冲源509和负载508之间的耦合经由传输线520和523建立。在替代实施例中，负载508和端接元件502的位置可以交换，因为沿着传输线523行进的将到达其任一端的驻波是相同的。

图5a所示的实施例还提供负载508与脉冲源509、控制器501、端接元件503至507和传输线521至522之间的电流隔离。当脉冲耦合到传输线520上时，电磁波朝向端接元件507行进。在行进时，电磁波将耦合到传输线523上，并且传输线520中的电磁波的一些能量将被输送到负载508。在传输线520和523之间转移的能量的量取决于端接元件505至506以及503和504的状态，以及传输线520至523之间的耦合系数。端接元件可以设置为具体的阻抗，使得耦合到传输线521和522上的能量的一部分被吸收在相应的端接元件503至506中，或者端接元件503至506可以设置成使得传输线521和522上的能量被反射回以贡献到DAC的下一个脉冲样本。根据端接元件是低阻抗还是高阻抗，端接元件503至506上的电磁波可以被反射回到具有相同极性或相反极性的传输线中。在反射系数是+1或-1的情况下，端接元件可以实现为开关。控制器501将控制端接元件502至507，使得负载508上的输出信号与数字输入数据信号530有关。

图5b描绘了根据图5a的脉冲耦合DAC的一种可能的物理实现方式。这种设计基于3层PCB结构。脉冲源509连接到构建在叠层第一层上的传输线520。第三层上是负载传输线523。宽度、间隔、叠层导电层中间的介电层决定了传输线520至523之间的特征阻抗和耦合特征。宽度、间隔、叠层导电层中间的介电层是自由参数，并且可以用来控制DAC的分段。传输线的长度取决于脉冲源509的脉冲宽度以及如何将反射并入控制器501中。

图6a描绘了脉冲耦合DAC的一个实施例。控制器620接收输入数据并且相应地触发脉冲发生器602至604。当被触发时，脉冲发生器602至604将在相关联的传输线621至623上发送脉冲。在传输线621至623上行进的脉冲将耦合到传输线620上。脉冲的耦合导致传输线620上的脉冲朝向负载608行进。传输线之间的耦合系数和端接元件的值决定了从脉冲发生器602至604转移至负载608的能量的量。传输线621至623上的脉冲可以终止于端接元件605至607中或者反射回脉冲发生器602至604。当端接时，可以将脉冲的能量转换成热能或者回收为电能再利用。

图6b是脉冲耦合DAC的一个实施例。与图6a中的电路类似，脉冲发生器602至604用来产生脉冲，并且脉冲经由耦合的传输线组610耦合到负载608。然而，在图6b中，负载位于传输线620至623与脉冲发生器602至604相同的一侧。图6c是脉冲耦合DAC的一个实施例。传输线621至623由DC电压源635充电。端接元件632至634可以使传输线621至623对地放电并且致使电磁波从端接元件632至634朝向DC电压源635行进。电磁波将耦合到传输线620上并且在传输线620中感生出将朝向负载608行进的电磁波。朝向负载行进的电磁波的大小是由激活的端接元件632至634的数量、端接元件639以及传输线组610中传输线之间的耦合系数决定的。控制器601将根据数字输入信号630激活端接元件632至634的数量。

图7描绘了其中脉冲在天线元件711至715中传播的脉冲耦合DAC。天线元件711至715可以由辐射元件、脉冲发生器和/或端接元件组成。控制器701接收数字输入数据流730并且以类似于DAC的解码方式解码数据流。经解码的数据然后被发送到天线元件711至715。天线元件可以产生电磁脉冲并且经由天线元件的辐射元件辐射电磁脉冲。电磁脉冲将在天线元件之间的自由空间中组合以形成输出信号或输出波束。

简洁起见，大多数实施例均显示为具有三或四条耦合的传输线。然而，可以实现任何数量的耦合的传输线。如电流导引DAC中使用的分段技术可以用来优化功率、面积和性能的设计。例如，在一个12位数模转换器中。

可以对6个最高有效位进行温度计解码，得到63条传输线。可以对6个最低有效位进行二进制解码，再增加6条传输线。最低有效传输线的耦合将根据相关位的权重进行加权。

可以对图7的多组脉冲耦合DAC进行组合以形成天线阵列。调整多个天线元件的延迟或相位，可以对波束720(即辐射能量的主要方向)进行控制。类似地，可以影响量化噪声721至724的辐射方向图。可以对天线元件的定相或定时进行优化，以使波束中的能量沿所需方向最大化并且使量化噪声的能量沿某个方向最小化。

在说明书的上下文中，使用传输线来说明电路的工作。然而，任何形式的波传播介质都可以用于实现电路。

传输线可以利用端接元件和控制器在芯片上实现。在10GHz以下频率下工作的片上传输线所占据的面积是重要的，而在大多数情况下是不切实际的。然而，在更高频率下或通过使用慢波传输线，片上实现方式是可行的。调谐数模转换器的采样频率可以通过应用可调谐传输线(诸如分布式MEMS传输线，集总传输线和/或数控人造介质(DiCad)传输线)来实现。传输线可以实现为同轴电缆、波导、带状线、微带线或共面波导。

还可以使用多芯片模块实现所描述的系统。例如，可以在第一芯片上以第一处理技术实现控制器，并且可以在第二芯片上以第二处理技术实现开关。这两种芯片都可以集成到多芯片模块中的通用层压板上。传输线可以在层压板上实现。可实现的输出功率受到开关元件的击穿电压的限制。例如，将击穿电压高达80V的GaN技术用于开关元件，可以在实施例中实现高达100瓦的输出功率等级。

术语电磁波和电磁脉冲或“脉冲”上下文中可互换使用。

可以使用电阻装置设计端接元件。在这种情况下，端接元件上的能量将被转换成热能并将会损失掉。另一种方式是如PCT/US2015/042049中所述的对有源电路进行端接，其中，输送到端接元件的能量被再利用。所有提出的实施例都可以嵌入到如图1c所描绘的数字预失真环路中，以在脉冲数模转换器的数字输入信号和输出信号之间建立所需的关系。

可以使用电阻装置设计端接元件。在这种情况下，端接元件上的能量将被转换成热能并将会损失掉。另一种方式是如PCT/US2015/042049中所述的对有源电路进行端接，其中，输送到端接元件的能量被再利用。本文描述了系统、装置和方法的各种实施例。这些实施例仅通过示例的方式给出，并不旨在限制所要求保护的发明的范围。此外，应当理解，已经描述的实施例的各个特征可以以各种方式组合以产生诸多附加实施例。此外，尽管已经描述了与所公开实施例一起使用的各种材料、尺寸、形状、配置和位置等，但可以在不超出所要求保护的发明的范围的前提下，使用除了所公开的那些之外的其他材料。

相关领域普通技术人员将认识到，本发明的主题可以包括比上述任何单个实施例中所例示的更少的特征。本文所描述的实施例并非是要详尽地呈现本发明主题的各种特征可以组合的方式。因此，这些实施例不是特征的互斥组合；相反，如本领域普通技术人员所理解的，各个实施例可以包括从不同的单个实施例中选择的不同单个特征的组合。此外，除非另有说明，否则关于一个实施例描述的元素可以在其他实施例中实现，即使并未在这些实施例中进行描述。

尽管从属权利要求可以在权利要求中引用与一个或多个其他权利要求的具体组合，但其他实施例还可以包括从属权利要求与每个其他从属权利要求的主题的组合或者一个或多个特征与其他从属或独立权利要求的组合。除非声明不打算使用具体组合，否则本文提出的即为这样的组合。

通过引用对以上文件的任何并入，被限制成不会并入与本文的明确公开内容相反的任何主题。通过引用对以上文件的任何并入，进一步被限制，使得不会通过引用将这些文件中包括的任何权利要求并入本文。通过引用对以上文件的任何并入，更进一步被限制，使得不会通过引用将这些文件中提供的任何定义并入本文，除非明确将其包括在本文中。

为阐明权利要求，明确表示除非在权利要求中陈述了“用于……的器件”或“用于……的步骤”的具体术语，否则不应援引35U.S.C.§112(f)的规定。