基于FPGA实现继电保护装置SV订阅功能的方法和装置与流程

本发明涉及电力系统控制技术领域，特别是涉及一种基于FPGA实现继电保护装置SV订阅功能的方法和基于FPGA实现继电保护装置SV订阅功能的装置。

背景技术：

随着变电站自动化技术的不断发展和进步，智能变电站由于信息数字化的采用，为各种高级应用提供了基础，已经成为变电站自动化技术发展的主要方向。智能变电站中各种自动化设备对于高速数据吞吐能力的要求迅速提高。

网络平台的引入使得智能电子设备(Intelligent Electronic Device,简称IED)高度依赖网络报文的稳定传输，利用FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片强大的并行运算能力，相比主流DSP处理能力，可以有效针对网络风暴进行抑制，进行高效的网络报文管理，同时把数字化的继电保护装置的SV(Sampled Value，采样值)订阅能力提高数倍。

传统的继电保护装置一般通过CID文件(也称IED配置描述文件，即智能变电站所使用的资源信息文件)实现对变电站模型的解析。在使用CID文件作为实现SV订阅功能的原始模型文件时，解析时，FPGA片内逻辑需将CID文件中与实例IED有关的模拟量/采样值、开关量(例如跳闸命令)等映射信息剥离出来，片内解析环节和算法较复杂，耗费大量的FPGA逻辑资源。

技术实现要素：

基于此，本发明实施例提供了基于FPGA实现继电保护装置SV订阅功能的方法和装置，能够节省FPGA片内资源。

本发明一方面提供基于FPGA实现继电保护装置SV订阅功能的方法，包括：

将数字化继电保护装置的原始CID文件转换为.ini文件，从所述.ini文件中提取SV订阅相关字段信息；

将所述SV订阅相关字段信息转换为对应的bin配置文件，所述bin配置文件能够被所述数字化继电保护装置的FPGA芯片识别；

在所述数字化继电保护装置上电之后，下载所述bin配置文件到所述FPGA芯片；

通过所述FPGA芯片的配置解析逻辑对所述bin配置文件进行解析，得到实现SV订阅功能所需的模型信息，使得所述FPGA芯片根据所述模型信息实现SV订阅功能。

本发明另一方面提供一种基于FPGA实现继电保护装置SV订阅功能的装置，包括：

信息提取单元，用于将数字化继电保护装置的原始CID文件转换为.ini文件，从所述.ini文件中提取SV订阅相关字段信息；

文件转换单元，用于将所述SV订阅相关字段信息转换为对应的bin配置文件，所述bin配置文件能够被所述数字化继电保护装置的FPGA芯片识别；

文件下载单元，用于在所述数字化继电保护装置上电之后，下载所述bin配置文件到所述FPGA芯片；以及，

解析单元，用于通过所述FPGA芯片的配置解析逻辑对所述bin配置文件进行解析，得到实现SV订阅功能所需的模型信息，使得所述FPGA芯片根据所述模型信息实现SV订阅功能。

基于上述实施例提供的基于FPGA实现继电保护装置SV订阅功能的方法和装置，通过对数字化继电保护装置的原始CID文件进行无损转换，并抽取其中SV订阅相关字段信息，配合数字化继电保护装置的FPGA芯片解析得到SV订阅功能所需是模型信息，有效降低FPGA芯片的片内资源占用，有利于简化实现SV订阅功能所需的模型信息的解析过程，提高配置效率。

附图说明

图1为一实施例的基于FPGA实现继电保护装置SV订阅功能的方法的示意性流程图；

图2为一实施例的FPGA实现SV订阅功能的片内逻辑结构示意图；

图3为一实施例的基于FPGA实现继电保护装置SV订阅功能的数据结构示意图；

图4为一实施例的基于FPGA实现继电保护装置SV订阅功能的装置的示意性结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1为一实施例的基于FPGA实现继电保护装置SV订阅功能的方法的示意性流程图；如图1所示，本实施例中的基于FPGA实现继电保护装置SV订阅功能的方法包括步骤：

S11，将数字化继电保护装置的原始CID文件转换为.ini文件，从所述.ini文件中提取SV订阅相关字段信息。

.ini文件是Initialization File的缩写，即初始化文件，是windows的系统配置文件所采用的存储格式，统管windows的各项配置，一般用windows提供的各项图形化管理界面就可实现相同的配置了。

数字化继电保护装置的原始CID文件，指的是Configured IED Description，即工程中实例化的IED配置描述文档，用于对IED进行工程配置，描述项目中实例化的IED。文件模型中包含了IED的当前地址，可能包含有与该IED有关的变电站模型，并且分配有工程特定的名称。通常情况下，数字化继电保护装置的原始CID文件中除了覆盖了较多其他信息，包括实现SV订阅功能的配置信息。

SV订阅功能指的是基于发布/订阅机制，交换采样数据集中的采样值的相关模型对象和服务，以及这些模型对象和服务到ISO/IEC标准帧之间的映射。在数字化变电站中，过程层电流/电压采样值经由SV报文数字化传输，是数字化变电站区别当前变电站自动化系统的重要技术特征。SV报文的订阅及模拟量处理是数字化变电站应用的重要技术组成部分。在一实施例中，SV订阅功能的实现具体可由IEC61850-9-2报文解析、模拟量低通滤波算法、采样值拉格朗日插值同步算法等几个功能模块组成。

S12，将所述SV订阅相关字段信息转换为对应的bin配置文件，所述bin配置文件能够被所述数字化继电保护装置的FPGA芯片识别。

bin配置文件为一种二进制文件，其用途依系统或应用而定，通常后缀名为".bin"，表明是binary格式。在一实施例中，通过预设的PC端软件完成FPGA可识别的bin配置文件的转换，实现.ini文件信息到bin配置文件的转换。优选地，还可内建数据校验以确保转换前后的数据完整性。

FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能。FPGA的不同逻辑可以并行执行，同时处理不同任务，使得基于FPGA实现数字化继电保护装置中的SV报文处理更有效率。所以，在数字化继电保护装置中采用FPGA芯片使得装置能够接入更大数据量以太网报文时，打破顺序执行的模式，在每个时钟周期内完成更多的处理任务，获得超越DSP(数字信号处理)的数据处理能力。

S13，在所述数字化继电保护装置上电之后，下载所述bin配置文件到所述FPGA芯片。

在一实施例中，将所述.ini文件中SV订阅相关字段信息抽象为3个功能域，分别提取所述3个功能域的配置信息，包括：全局配置域、订阅帧配置域和模拟量通道配置域。对应的，依次下载所述3个功能域的配置信息到FPGA芯片。

S14，通过所述FPGA芯片的配置解析逻辑对所述bin配置文件进行解析，得到实现SV订阅功能所需的模型信息，使得所述FPGA芯片根据所述模型信息实现SV订阅功能。

在得到SV订阅功能所需的模型信息之后，所述FPGA芯片便可通过加载所述模型信息实现SV订阅功能，实现对若干接入数字化继电保护装置的的模拟量通道的采集值进行管理和数值分发。由于所述bin配置文件根据提取出的SV订阅相关字段信息转换得到，较之于数字化继电保护装置的原始CID文件，其信息覆盖量得以精简，节省了下载数据量以及FPGA片内存储资源，并且也有利于简化FPGA片内逻辑解析的过程，提高解析效率。

在一实施例中，可预先在FPGA芯片开辟内建块存储区(BLOCK RAM)存储下载的配置文件，并完成校验。在通过所述FPGA芯片的配置解析逻辑对所述bin配置文件进行解析，得到实现SV订阅功能所需的模型信息之后，将实现SV订阅功能所需的模型信息按照各自所属的功能域分别存储至所述FPGA芯片中为各功能域预留的块内存区(配置BLOCK RAM)，大幅节省FPGA芯片内部逻辑资源占用。如图2所示，所述FPGA芯片可包括4个逻辑功能模块，分别为：SV报文解析模块、模拟量预处理模块、模拟量低通滤波模块以及插值同步模块。FPGA芯片的所述4个逻辑功能模块通过从相应的块内存区中加载SV订阅功能所需的模型信息，实现SV订阅功能。

在一实施例中，还可预先以SV订阅功能所对应的订阅模拟量通道为单位，在所述FPGA芯片内设置若干可寻址的标准RAM，并建立所述标准RAM与所述订阅模拟量通道的一一对应关系。

图3为一实施例的基于FPGA实现继电保护装置SV订阅功能的数据结构示意图；如图3所示，两条虚线分隔为三部分：左部为模拟量接入数据通道结构，采样值来源于合并单元的3个订阅模拟量通道：FT3接入(即IEC60044-8定义的FT3格式采样接入通道)、AD采集接入(即装置本地采样接入通道)和/或SMV报文接入(即IEC61850-9-2定义的SMV格式采样接入通道)。中部为FPGA片内依据配置信息进行数据管理的模拟量缓冲区(Analog Value)管理；右部为FPGA实现SV订阅功能后的采样值分发。在一实施例中，还可预先对FPGA进行抽象模拟量管理配置，以订阅模拟量通道为单位，规划为可寻址的标准RAM方式进行配置封装，即在所述FPGA芯片内设置若干可寻址的标准RAM，并建立所述标准RAM与所述订阅模拟量通道的一一对应关系，有利于节省FPGA芯片内可编程逻辑资源(CLB)。

在一优选实施例中，从所述.ini文件中提取SV订阅相关字段信息为3个功能域，其中，全局配置域可包括的配置信息有：搜点深度、各块内存的插值修正时间系数、滤波参数(阶数和系数)、工作模式、采样周期以及各块内存对应的逻辑通道数等信息。所述工作模式包括本地装置接入对时的组网模式、本地装置不接入对时的组网模式、点对点模式以及网采点对点模式。订阅帧配置域可包括的配置信息有：订阅帧号、目标MAC、APPID(Application Identifier，应用标识符)、版本号、SVID(Sampled Value Identifier，采样值标识)、帧数据通道号起始地址、帧数据起始地址、单asdu(Application Service Data Unit，应用服务数据单元)内有效模拟通道数、帧内延迟参数位置、单asdu内总模拟通道数以及帧内asdu总模拟通道数等信息。所述通道配置域可包括的配置信息有：辑通道编号、通道使能、缓冲区标识以及缓冲区初始写入指针等信息。具体地，各功能域包含的配置信息示例如下：

(1)全局配置域

[GlobeCfg]；全局配置

；搜点深度

SearchDepth＝16

；RAM0插值修正时间系数

RAM0_IntpolationTimePara＝1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000

；RAM1插值修正时间系数

RAM1_IntpolationTimePara＝1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000

；RAM2插值修正时间系数

RAM2_IntpolationTimePara＝1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000,1000000

；滤波阶数

FilterOrder＝11

；滤波系数

FilterPara＝14307450,221413901,358252592,541042614,678261689,729612390,678261689,541042614,358252592,221413901,14307450,0,0,0,0,0

；工作模式:

；0-本地装置接入对时的组网模式

；1-本地装置不接入对时的组网模式

；2-点对点模式

；3-网采点对点模式

WorkMode＝2

；采样周期,单位ns

SamplePeriod＝250000

；RAM0区逻辑通道数

RAM0_LogicChannelNum＝64

；RAM1区逻辑通道数

RAM1_LogicChannelNum＝64

；RAM2区逻辑通道数

RAM2_LogicChannelNum＝64

(2)订阅帧配置域

订阅帧配置和通道配置混排，一个订阅帧配置跟着64路的模拟通道配置。

[SVIn]

；订阅帧号＝asdu数目,目标MAC,APPID,版本号,SVID,帧数据通道号起始地址,帧数据起始地址,单ASDU内有效模拟通道数,帧内延迟参数位置,单ASDU内总模拟通道数,帧内asdu总模拟通道数

；asdu数目:8bit

；目标MAC:48bit

；APPID:16bit

；SVID:最大272bit

；帧数据通道号起始地址:6bit

；帧数据起始地址:9bit

；单asdu内有效模拟通道数:6bit

；帧内延迟参数位置:6bit

；单asdu内总模拟通道数:6bit

；帧内asdu总模拟通道数:9bit

应用格式示例如下：

Subscribe1＝1,01-0c-cd-ef-01-01,0x4001,4-0-0-0-1,hello,1,2,0,0,0,0。

(3)通道配置域

；通道配置数据

；物理通道号＝逻辑通道编号,通道使能,缓冲区标识,缓冲区初始写入指针

；逻辑通道编号：8bit

；通道使能：1bit

；缓冲区标识：2bit

；缓冲区初始写入指针：9bit

应用示例格式如下：

SVIn1_1＝128,1,0,0

SVIn1_2＝128,1,0,1

SVIn1_3＝128,1,0,2

SVIn1_4＝128,1,0,3。

上述实施例的基于FPGA实现继电保护装置SV订阅功能的方法，通过对CID模型文件进行无损转换，通过开发PC端上位机软件抽取其中的SV订阅相关字段，向FPGA提供覆盖SV订阅功能所需的配置信息下载，基于FPGA实现SV订阅功能所需模型信息，有利于节省FPGA的片内资源。另一方面，通过FPGA的抽象模拟量管理配置，以订阅模拟量通道为单位，规划为可寻址的标准RAM方式进行配置封装，节省FPGA芯片内可编程逻辑资源(CLB)。并且还支持数字化继电保护装置上电情况下，在线重配置功能，满足整体系统运行的灵活可配置要求。

需要说明的是，对于前述的各方法实施例，为了简便描述，将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。此外，还可对上述实施例进行任意组合，得到其他的实施例。

基于与上述实施例中的基于FPGA实现继电保护装置SV订阅功能的方法相同的思想，本发明还提供基于FPGA实现继电保护装置SV订阅功能的装置，该装置可用于执行上述基于FPGA实现继电保护装置SV订阅功能的方法。为了便于说明，基于FPGA实现继电保护装置SV订阅功能的装置实施例的结构示意图中，仅仅示出了与本发明实施例相关的部分，本领域技术人员可以理解，图示结构并不构成对装置的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

图4为本发明一实施例的基于FPGA实现继电保护装置SV订阅功能的装置的示意性结构图；如图4所示，本实施例的基于FPGA实现继电保护装置SV订阅功能的装置包括：信息提取单元310、文件转换单元320、文件下载单元330以及解析单元340，各单元详述如下：

所述信息提取单元310，用于将数字化继电保护装置的原始CID文件转换为.ini文件，从所述.ini文件中提取SV订阅相关字段信息；

所述文件转换单元320，用于将所述SV订阅相关字段信息转换为对应的bin配置文件，所述bin配置文件能够被所述数字化继电保护装置的FPGA芯片识别；

所述文件下载单元330，用于在所述数字化继电保护装置上电之后，下载所述bin配置文件到所述FPGA芯片；以及，

所述解析单元340，用于通过所述FPGA芯片的配置解析逻辑对所述bin配置文件进行解析，得到实现SV订阅功能所需的模型信息，使得所述FPGA芯片根据所述模型信息实现SV订阅功能。

在一实施例中，所述信息提取单元310可包括：

模型抽象子单元，用于将所述bin配置文件中SV订阅相关字段信息抽象为3个功能域；所述3个功能域包括：全局配置域、订阅帧配置域和模拟量通道配置域。以及，信息提取子单元，用于分别提取所述3个功能域的配置信息。

在一实施例中，所述的基于FPGA实现继电保护装置SV订阅功能的还包括：

模型信息管理单元，用于将实现SV订阅功能所需的模型信息按照各自所属的功能域分别存储至所述FPGA芯片中为各功能域预留的块内存区。

在一实施例中，所述的基于FPGA实现继电保护装置SV订阅功能的还包括：

缓冲区规划单元，用于以SV订阅功能所对应的订阅模拟量通道为单位，在所述FPGA芯片内设置若干可寻址的标准RAM，并建立所述标准RAM与所述订阅模拟量通道的一一对应关系。

需要说明的是，上述示例的基于FPGA实现继电保护装置SV订阅功能的装置的实施方式中，各单元之间的信息交互、执行过程等内容，由于与本发明前述方法实施例基于同一构思，其带来的技术效果与本发明前述方法实施例相同，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。

此外，上述示例的基于FPGA实现继电保护装置SV订阅功能的装置的实施方式中，各功能单元的逻辑划分仅是举例说明，实际应用中可以根据需要，例如出于相应硬件的配置要求或者软件的实现的便利考虑，将上述功能分配由不同的功能单元完成，即将所述基于FPGA实现继电保护装置SV订阅功能的装置的内部结构划分成不同的功能单元，以完成以上描述的全部或者部分功能。其中各功能单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

以上所述实施例仅表达了本发明的几种实施方式，不能理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。