一种DCM开关电源变换器控制死区时间的电路及其方法与流程

本发明涉及开关电源变换器，尤其是一种DCM迟滞变换器制控制死区时间的电路及其方法，在系统工作于不同负载状态时有效的调整两个输出功率管之间死区时间，从而减小损耗提高电源转化效率。

背景技术：

同步整流结构的开关电源变换器虽然控制信号相比于非同步整流开关电源变换器而言控制复杂，但是功率损耗更低，特别适合应用于低压小功率dc-dc电源变换器中使用。其中，DCM模式下的迟滞开关电源变换器更是针对于小电流输出情况下的首选结构。然而，在电源变换器的高、低侧功率管的栅极控制信号天生存在死区时间不匹配的问题，这造成了功率的损失，阻碍了效率的提升。

图1所示为传统的同步整流结构开关电源变换器，包括控制电路和功率级电路两部分。控制电路由DCM迟滞控制电路、死区时间电路以及功率管驱动电路组成，功率级电路由高、低侧功率管M1、M2、电感L、负载电容Cout组成。高侧PMOS功率管M1源端连接输入电源电压，低侧NMOS功率管M2源端接地，两功率管的漏极相连并与电感L的一端连接，连接点记为Lx。电感L的另一端与输出滤波电容C_out相连，电容C_out另一端接地。电感L与电容C_out组成输出滤波网络，两者的连接点接输出负载R_load，高、低侧功率管的栅极分别接栅端控制信号PG0、NG0。

当系统工作于DCM模式下时，其工作状态如图2所示，其中I_L为电感电流，I_out为输出电流，V_ref为输出参考电压，V_out为系统输出电压。从t1时刻开始控制电路中的DCM迟滞电路检测到V_out小于V_ref，即认为一个周期的开始，并传输控制信号给后一级电路。在t1～t2阶段V_out小于V_ref，此时M1打开、M2关闭，电感电流从零开始上升，当充电至V_out大于V_ref时，继续保持状态t3时间。之后t4～t5阶段，M2打开，M1关闭，电感电流逐步减小到0，此时V_out仍大于V_ref。在t6阶段同时关闭M1，M2，直至V_out小于V_ref。至此完成一个周期，DCM迟滞电路再次传输周期性控制信号。

在整个DCM工作周期中，在功率管开关切换过程中，特别是M1关闭、M2导通的过程中，可能出现M1、M2短暂同时导通的情况，电源和地之间形成通路从而导致较大的能量损耗。所以在M1、M2的开关过程之间需要加入一定的死区时间。死区时间的长短会一定程度上影响整个系统的效率。如图3所示，其中图3-a展示了当死区时间过大时，即当M1关闭后，间隔较长时间后M2才打开，则在节点Lx位置，其电压VLx从Vin将至0以后会继续下降，直到功率管M2的寄生二极管打开，电感电流从地经M2反向抽取至输出，寄生二极管造成额外功率损耗。图3-b为死区时间过小的情况，当Lx节点电压尚未下降到零时，M2已经导通，这种情况下不仅会造成功率管寄生电容能量的损失，而且有可能使得M1、M2同时导通，在电源、地之间形成尖峰电流。图3-c展示的是最佳死去时间下系统的工作情况，即在M1关闭，VLx刚好降至M2导通压降V_dson时，M2打开。由于导通压降较小，可以等同于VLx下降至0。最佳死去时间会随着功率管尺寸、系统输入、输出电压、负载电流的变化而变化，不能规定为一固定值。

技术实现要素：

本发明目的是提供一种DCM迟滞变换器制控制死区时间的电路及其方法，利用延时技术提出最优死区时间的动态调整，在系统工作于不同输入、输出电压以及不同负载电流情况下可以自适应的获得最优的死区时间，将死区时间一直稳定于最优值，提升系统效能，减少功率管损耗。

为实现上述目的，本发明采用以下技术方案：一种DCM开关电源变换器制控制死区时间的电路，包括控制电路和功率级电路两部分，控制电路包括DCM迟滞控制电路、死区时间电路以及功率管驱动电路，DCM迟滞控制电路输出连接死区时间电路，死区时间电路产生含有死区时间的控制信号PG和NG经功率管驱动电路后输出控制信号PG0和NG0给功率级电路，功率级电路包括高侧PMOS功率管M1、低侧NMOS功率管M2、电感L、输出滤波电容C_out和输出负载R_load，PMOS功率管M1的源极连接输入电源电压Vin，NMOS功率管M2的源极接地，PMOS功率管M1的漏极与NMOS功率管M2的漏极互连并与电感L的一端连接，连接点记为Lx，电感L的另一端连接输出滤波电容C_out的一端和输出负载R_load的一端，输出滤波电容C_out的另一端及输出负载R_load的另一端接地，电感L与电容C_out组成输出滤波网络，PMOS功率管M1的栅极和NMOS功率管M2的栅极分别连接功率管驱动电路输出的驱动控制信号PG0和NG0；

其特征在于：控制电路中的死区时间电路采用DCM自适应死区时间控制电路，功率管驱动电路采用两路反相器链构成，设置两路过零检测电路检测Lx点的电压变化，输出两路过零比较信号连接至DCM自适应死区时间控制电路的输入端，在系统工作于不同输入、输出电压以及不同负载电流情况下能够自适应的获得最优的死区时间，将死区时间一直稳定于最优值，提升系统效能，减少功率管损耗；

DCM自适应死区时间控制电路包括动态延迟单元、固定延迟单元、RS触发器RSFF1以及或门or1、与门and1、与门and2和反相器inv15；动态延迟单元有三个输入端口，一个端口连接前级DCM迟滞控制电路输出的系统开关控制信号in，另外两个端口分别连接过零检测电路输出的一路过零比较信号zd2和RS触发器RSFF1的反相端Q_-端输出的时序信号fw，动态延迟单元的输出连接反相器inv15的输入端和与门and2的一个输入端，反相器inv15的输出连接RS触发器RSFF1的S端，RS触发器RSFF1的Q端输出连接与门and2的另一个输入端，与门and2输出一路自适应添加最优死区时间的控制信号NG并连接到或门or1的一个输入端，或门or1的另一个输入端连接前级DCM迟滞控制电路输出的系统开关控制信号in，或门or1输出另一路自适应添加最优死区时间的控制信号PG，固定延迟单元包括偶数个反相器串联构成，其中第一个反相器的输入端连接与门and2输出的一路自适应添加最优死区时间的控制信号NG，最后一个反相器的输出连接与门and1的一个输入端，与门and1的另一个输入端连接过零检测电路输出的另一路过零比较信号zd1，与门and1的输出连接RS触发器RSFF1的R端；

动态延迟单元包括一个上升沿触发的D触发器DFF1，一个2-1译码器MUX1，一个6位加减计数器、一个6位二进制延时线以及包括与门and3、与门and4、与门and5、与门and6与门and7，或门or2、或门or3、或门or4，或非门nor1、或非门nor2和反相器inv16构成的计数限制电路；与门and3的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q1和Q2，与门and4的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q3和Q4，与门and3的输出连接与门and5的一个输入端，与门and5的另一个输入端连接与门and4的输出端，与门and5的输出端连接与门and6的一个输入端，与门and6的另一个输入端连接6位加减计数器输出的6位二进制数Q0-Q5中的Q5，与门and6的输出端连接或非门nor2的一个输入端，或非门nor2的另一个输入端连接或非门nor1的输出端和与门and7的一个输入端，或非门nor1的两个输入端分别连接或门or4的输出端和6位加减计数器输出的6位二进制数Q0-Q5中的Q5，或门or4的两个输入端分别连接或门or2的输出端和或门or3的输出端，或门or2的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q1和Q2，或门or3的两个输入端分别连接6位加减计数器输出的6位二进制数Q0-Q5中的Q3和Q4，或非门nor2的输出端连接反相器inv16的输入端和2-1译码器MUX1的控制端，反相器inv16的输出端连接与门and7的另一个输入端，与门and7的输出端连接2-1译码器MUX1的一个输入端，2-1译码器MUX1的另一个输入端连接D触发器DFF1的输出Q端，D触发器DFF1的D输入端连接过零检测电路输出的过零比较信号zd2，D触发器DFF1的时钟端连接RS触发器RSFF1的反相端Q_-端输出的时序信号fw，2-1译码器MUX1的输出端连接6位加减计数器的控制输入端，6位加减计数器的时钟端与6位二进制延时线的一个输入端互连并连接前级DCM迟滞控制电路输出的系统开关控制信号in，6位加减计数器输出6位二进制数Q0-Q5至6位二进制延时线的另一个输入端，6位二进制延时线的输出即为动态延迟单元的输出；

6位二进制延时线包括反相器inv17～inv22，NMOS管MN2～MN14，PMOS管MP2和MP3以及时间调整电容C1；6位加减计数器输出6位二进制数Q0-Q5中的Q0连接反相器inv17的输入端，NMOS管MN3的源极与NMOS管MN2的源极互连并接地，NMOS管MN3的漏极和NMOS管MN2的漏极分别连接NMOS管MN5的源极和NMOS管MN4的源极且NMOS管MN3的漏极与NMOS管MN2的漏极互连；NMOS管MN5的漏极和NMOS管MN4的漏极分别连接NMOS管MN7的源极和NMOS管MN6的源极且NMOS管MN5的漏极与NMOS管MN4的漏极互连；NMOS管MN7的漏极和NMOS管MN6的漏极分别连接NMOS管MN9的源极和NMOS管MN8的源极且NMOS管MN7的漏极与NMOS管MN6的漏极互连；NMOS管MN9的漏极和NMOS管MN8的漏极分别连接NMOS管MN11的源极和NMOS管MN10的源极且NMOS管MN9的漏极与NMOS管MN8的漏极互连；NMOS管MN11的漏极和NMOS管MN10的漏极分别连接NMOS管MN13的源极和NMOS管MN12的源极且NMOS管MN11的漏极与NMOS管MN10的漏极互连；NMOS管MN3、MN5、MN7、MN9、MN11及MN13的栅极分别连接反相器inv17、inv18、inv19、inv20、inv21及inv22的输出端，反相器inv17、inv18、inv19、inv20、inv21及inv22的输入端分别连接6位加减计数器输出6位二进制数Q0-Q5中的Q0、Q1、Q2、Q3、Q4及Q5；NMOS管MN13的漏极与NMOS管MN12的漏极互连并与PMOS管MP2的漏极、时间调整电容C1的一端以及PMOS管MP3的栅极和NMOS管MN14的栅极连接在一起，时间调整电容C1的另一端和NMOS管MN14的源极均接地，PMOS管MP3的源极连接PMOS管MP2的源极并连接电源电压Vin，PMOS管MP2的栅极与NMOS管MN2的栅极、NMOS管MN4的栅极、NMOS管MN6的栅极、NMOS管MN8的栅极、NMOS管MN10的栅极以及NMOS管MN12的栅极连接在一起并连接前级DCM迟滞控制电路输出的系统开关控制信号in，PMOS管MP3的漏极连接NMOS管MN4的漏极并作为6位二进制延时线的输出端；

功率管驱动电路包括两路反相器链，一路反相器链包括依次连接的反相器ivn1～ivn6,反相器ivn1的输入连接DCM自适应死区时间控制电路输出的自适应添加最优死区时间的控制信号PG，反相器ivn6输出增强的驱动控制信号PG0连接至PMOS功率管M1的栅极；另一路反相器链包括依次连接的反相器ivn7～ivn12,反相器ivn7的输入连接DCM自适应死区时间控制电路输出的自适应添加最优死区时间的控制信号NG，反相器ivn6输出增强的驱动控制信号NG0连接至NMOS功率管M2的的栅极；两路反相器链中，每一路中的各个反相器宽长比依次以自然低对数e为倍数逐级增大，以获得最大的驱动能力；

过零检测电路包括两个过零检测模块，一个过零检测模块用于检测Lx点电压由负变为正值的瞬间，包括比较器COMP1及反相器ivn13，比较器COMP1的负极输入端连接Lx点，正级输入端接地，比较器COMP1的输出经反相器ivn13输出过零比较信号zd1；另一个过零检测模块用于检测在开关电源变换器正常工作时，PMOS功率管M1关闭后，NMOS功率管M2打开的瞬间Lx点的电压情况，包括比较器COMP2、反相器ivn14、采样电容C_sample以及由NMOS管MN1和PMOS管MP1组成的传输门，NMOS管MN1的源极与PMOS管MP1的源极互连并连接Lx点，NMOS管MN1的漏极与PMOS管MP1的漏极互连并连接采样电容C_sample的一端和比较器COMP2的负极输入端，NMOS管MN1的栅极和PMOS管MP1的栅极分别连接功率管驱动电路反相器链中反相器ivn11的输出NG1和反相器ivn10的输出NG2，比较器COMP2的正极输入端连接采样电容C_sample的另一端并接地，比较器COMP2的输出经反相器ivn14输出过零比较信号zd2。

根据上述电路的自适应死区时间控制方法，其特征在于：DCM自适应死区时间控制电路用于将输入端的系统开关控制信号in转化为两路符合DCM工作模式的、自适应添加最优死区时间的控制信号PG和NG，其中，利用RS触发器RSFF1与过零检测电路的输出信号zd1的配合，能够实现符合DCM模式控制要求的两路功率管驱动信号，而利用动态延迟单元与过零检测电路的输出zd2配合，能够自适应的为PG、NG两路功率管驱动信号自适应的添加死区时间，动态延迟单元中，使用6位二进制延时线和6位加减计数器进行配合，在开关电源变换器工作过程中，PMOS管M1关闭后，Lx点电压不断下降，若NMOS管M2打开时Lx点电压大于0，代表着死区时间过小，则增加6位加减计数器计数，即增大死区时间；若NMOS管M2打开时，Lx点电压小于0，代表着死区时间过大，则减少6位加减计数器计数，即减小死区时间,通过这样的采样比较方法，获得在DCM工作模式下时，功率PMOS管关闭与功率NMOS管开启间死区时间的信息，将死区时间的信息反馈回自适应时间控制单元，从而适当的调整6位加减计数器的二进制输出，以使得死区时间获得自适应的调整，最终稳定在一个最佳的死区时间，功率管栅极控制信号通过反相器链构成的功率管驱动级进行增强驱动能力，最终用以控制功率管的开关，实现自适应的控制死区时间取在最优的位置而不受输入、输出电压以及负载电流变化的影响，将死区时间一直稳定于最优值。

本发明具有以下优点和显著效果：

1、读取每一周期中，开关电源变换器DCM工作时的死区时间，并根据实际情况对死区时间进行自适应的调整，从而获得最优的死区时间，减少系统损耗，提升效率。

2、DCM死区时间自适应控制电路只对in信号的上升沿添加死区时间，而对于下降沿的时序不做影响。这有利于控制电路对于功率管输出时序的控制。

3、本发明所使用的控制电路在完成自适应添加死区时间的同时，也借助于过零比较器实现了电路DCM工作模式的控制。从而降低了电路复杂性，不需要额外电路用以控制DCM时序。

附图说明

图1为传统的同步整流结构开关电源变换器电路结构图；

图2为开关电源变换器DCM模式下电路工作示意图；

图3为死区时间大小不同对系统影响示意图；

图4为本发明的总体原理框图；

图5为本发明功率管驱动级电路图；

图6为本发明过零检测电路示意图；

图7为本发明DCM自适应死区时间控制电路示意图；

图8为正常工作下DCM自适应死区时间控制电路各节点电位变化图；

图9为本发明动态延迟单元电路示意图；

图10为本发明二进制延时线电路图。

具体实施方式

故本发明利用延时间技术提出最优死区时间动态调整电路，将死区时间一直稳定于最优值，从而提高系统效率。

如图4所示，本发明包括DCM自适应死区时间控制电路、功率管驱动电路、功率级电路(相应技术)和两路过零检测电路。图中Vin为电源电压，高侧PMOS功率管M1源端连接输入电源电压，低侧NMOS功率管M2源端接地，两功率管的漏极相连并与电感L的一端连接，连接点记为Lx。电感L的另一端与输出滤波电容Cout相连，电容另一端接地。电感L与电容Cout组成输出滤波网络，两者的连接点接输出负载Rload，节点名称为Vout。Pmos功率管M1、Nmos功率管M2、电感L、输出电容C_load以及输出负载R_load组成了功率级电路。DCM迟滞控制电路产生的控制信号从端口in输入DCM自适应死区时间控制电路，从而产生含有死区时间自适应调整的功率管控制信号PG、NG。这两个人信号被输入至功率管驱动电路后，功率管驱动电路输出驱动能力更强的驱动信号PG0、NG0。高、低侧功率管M1、M2的栅极分别接栅端控制信号PG0、NG0。过零检测电路采样Lx点电压，并输出zd1、zd2两路过零比较信号回送至DCM自适应死区时间控制电路。

图5为功率管驱动级电路图，包括两条反相器链inv1-inv6及inv7-inv12。两条反相器链中各反相器宽长比尺寸以自然对数e为倍数逐次增加。控制信号PG、NG分别通过两条反相器链增大驱动能力，获得输出信号PG0、NG0以驱动功率管M1、M2。inv10与inv11的输出分别为NG2、NG1，作为过零比较器中控制采样电容前传输门的采样信号使用。

图6为过零检测电路示意图，过零检测电路由两个过零检测模块组成，其输出分别对应zd1和zd2。过零检测模块一对应输出zd1为单纯的过零比较电路，比较器COMP1负极输入端为Lx，正级输入端接地。当功率Pmos管M1关闭，功率Nmos管M2打开后，Lx点电压随着电感电流IL的不断减小，从负值不断接近于零，过零检测模块一即用来检测Lx点电压由负变为正值的时刻。过零检测模块二对应输出zd2。由过零比较器COMP2、MN1、MP1组成的传输门以及采样电容C_sample组成。过零比较器COMP2的正级输入端接地，负极输入端经过传输门后连接Lx点，同时在负极输入端连接另一端接地的采样电容C_sample。传输门的栅极由功率Nmos管的开关信号进行控制。过零检测模块二用于检测在开关电源变换器正常工作时，M1关闭后，M2打开的瞬间Lx点的电压情况。

图7为DCM自适应死区时间控制电路示意图，DCM自适应死区时间控制电路用于将输入端的DCM迟滞电路产生的周期性系统开关控制信号in转化为两路符合DCM工作模式的、自适应添加最优死区时间的控制信号PG、NG输出。其中，利用RS触发器与过零检测电路的输出zd1信号和输出NG信号通过短暂的固定延迟电路后的配合可以实现符合DCM模式控制要求的两路功率管驱动信号，而利用动态延迟单元与过零检测电路的输出zd2配合可以自适应的为PG、NG两路功率管驱动信号自适应的添加死区时间。fw信号为RS触发器反相端输出信号，回接至动态延迟单元中用于时序控制。

图8为正常工作下DCM自适应死区时间控制电路各节点电位变化图。其中动态延迟单元只延迟上升沿，而对下降沿不做改变。起始状态为输入控制信号in为0，信号PG、NG为0，功率PMOS管M1打开、功率NMOS管M2关闭。当in从0变为1时，PG信号立即变为1，M1关闭。同时信号in经过动态延迟单元后延迟一段死区时间后，使得VA从0变为1、S从1变为0。由于Q一直保持高电平，NG信号也随之翻转，M2打开。此时电路进入续流阶段，电感电流从地经过M2后流入电感，Lx点电压为负，zd1变为0。随着电感电流逐渐减小，Lx点电压从负值逐渐上升至零。当Lx点电压由负变正时，zd1由0变为1。使得R信号产生上升沿，Q由1变为0，NG翻转为0，M2关闭。当下一周期的控制信号另in翻转为0时，M1打开而VA、Q信号翻转。

图9为动态延迟单元结构示意图，其包括一个上升沿触发的D触发器DFF1，一个2-1译码器2-1MUX1，一个6位加减计数器、6位二进制延时线以及计数限制电路(与门and3-and7、或门or2-or4、nor1、或非门nor2、反相器inv16)。6位加减计数器输入为上升、下降信号up/down_和时钟信号CLK，输出为6位二进制数Q0-Q5。当up/down_为1时，每个时钟信号下降沿6位二进制数加一，当up/down_为0时，每个时钟信号下降沿6位二进制数减一。6位加减计数器输出的二进制数输入到6位二进制延时线与计数限制电路中。DCM迟滞控制信号从in端输入6位二进制延时线，out端输出，延时时间受接收到的二进制数控制。计数限制电路用于检测加减计数器的计数大小，结合2-1MUX1使得当加减计数器计数过程中输出不会小于000000或大于111111。当电路正常工作时，2-1MUX1的控制端信号S为1，则X1信号有效。D触发器DFF1在每次时钟信号fw上升沿时，读取过零比较器zd2的输出信号，即表示当M1关闭、M2经过死区时间后打开时，Lx点的电压值。M1关闭后，Lx点电压不断下降，若M2打开时Lx点电压大于0，zd2为1，则表示死区时间过小，在P端下降沿时，6位加减计数器计数加1，死区时间增加。若M2打开时，Lx点电压小于0，zd2为0，则表示死区时间过大，在P端下降沿时，6位加减计数器计数减1，死区时间减小。通过这样的方法，即可实现自适应的控制死区时间取在最优的位置而不受输入、输出电压以及负载电流变化的影响。

图10为二进制延时线电路图。6位二进制延时线电路由反相器inv17-inv22、MN2-MN14、MP2-MP3以及时间调整电容C1组成。6位加减计数器输出Q0-Q5输入至6位二进制延时线后，经过反相器整形，连接MN3、MN5、MN7、MN9、MN11、MN13的栅极，控制后方导通电阻以R为基数成倍增加的MN2、MN4、MN6、MN8、MN10、MN12的开关，从而调整电容C1泄放电流时的泄放速度，最终得以调整IN信号上升沿输入后，out端输出的延时时间。最终得以自适应的控制电路的死区时间。

本发明通过采样比较的方法，获得在DCM工作模式下时，功率PMOS管关闭与功率NMOS管开启间死区时间的信息，将死区时间的信息反馈回自适应时间控制单元，从而适当的调整加减计数器的二进制输出，最终得以使得死区时间获得自适应的调整，最终稳定在一个最佳的死区时间。最终的功率管栅极控制信号通过反相器链构成的功率管驱动级进行增强驱动能力，最终用以控制功率管的开关。