一种保护装置、保护电路及终端设备的制作方法

本申请涉及电路技术领域，尤其涉及一种保护装置、保护电路及终端设备。

背景技术：

电子设备(如手机、笔记本电脑等)广泛地应用于各种领域中，为人们的生产以及生活带来了极大的方便。但是，在电子设备在使用电网充电或者使用电网进行供电时，由于电网不稳定、负载瞬态变化等因素而引起的电网电压波动，使得电子设备的充电通路或者供电通路上可能产生浪涌(electricalsurge)信号，损坏电子设备的充电通路或者供电通路上的连接元器件(如电源管理芯片)，甚至可能导致火灾的发生。

为了解决上述问题，电子设备中多采用过压保护(overvoltageprotection，ovp)芯片保护电子设备。但是ovp芯片的响应速度较慢，而浪涌信号的持续时间往往较短(几微秒到几十微秒)，导致ovp芯片的防浪涌能力较弱。

技术实现要素：

本申请提供了一种保护装置、保护电路及终端设备，以提高终端设备的防浪涌能力。

第一方面，本申请提供了一种保护装置，所述保护装置包括瞬态抑制tvs模块、控制模块和开关模块，其中，所述tvs模块的输入端与终端设备的外部电源输入端连接，所述tvs模块的输出端接地，所述控制模块的输入端与所述终端设备的外部电源输入端连接，所述开关模块的输入端分别与所述终端设备的外部电源输入端以及所述控制模块的输出端连接。

所述tvs模块，用于从第一电信号中吸收第二电信号，并向所述控制模块输出第三电信号；其中，所述第一电信号为从终端设备的外部电源输入端输入的电信号，所述第二电信号的幅值大于第一阈值，所述第三信号为所述第一信号中除所述tvs模块吸收的所述第二信号外的信号；所述控制模块，用于当所述第三电信号的幅值大于或等于第二阈值时，向所述开关模块输出第一控制信号，以控制所述开关模块处于关断状态，当所述第三电信号的幅值小于所述第二阈值时，向所述开关模块输出第二控制信号，以控制所述开关模块处于闭合状态；所述开关模块，用于在所述第一控制信号的控制下处于关断状态，或者在所述第二控制信号的控制下处于闭合状态。

通过上述方案，所述保护装置中的tvs模块能够吸收通过终端设备的外部电源输入端输入的第一信号中幅值大于第一阈值的第二信号，减少所述第一信号中幅值较大的信号，并且，控制模块能够根据所述tvs模块吸收所述第二信号后输出的第三信号的幅值以及第二阈值，控制开关模块的工作状态，当所述第三电信号的幅值大于或等于第二阈值时，控制所述开关模块处于关断状态，当所述第三电信号的幅值小于所述第二阈值时，控制所述开关模块处于闭合状态，使得幅值不超过所述第二阈值的第三信号才能通过所述开关模块输入到后续的元器件中，能够进一步防止幅值超过安全值的信号对与所述开关模块连接的后续元器件带来的危害。即所述控制模块与所述开关模块能够在所述tvs模块无法完全吸收所述第二信号或者来不及吸收所述第二信号的情况下，能够进一步保护所述开关模块连接的后续元器件，相比于现有技术，能够提高终端设备的防浪涌能力。

一个可能的实施方式中，所述tvs模块可以为tvs二极管，所述tvs二极管的一端与所述终端设备的外部电源输入端连接，所述tvs二极管的另一端接地，其中，所述第一阈值为所述tvs二极管d1的击穿电压。

一个可能的实施方式中，所述tvs模块除了包括所述tvs二极管外，还可以包括第一电容，所述第一电容与所述tvs二极管并联，通过所述第一电容可以快速响应并吸收由于静电等原因引起的、持续时间相较于一般的浪涌信号更短的过电压信号(或过电流信号)。

一个可能的实施方式中，所述控制模块包括第一电阻、第二电阻和第一p沟道金属氧化物半导体mos晶体管；其中，所述第一电阻的一端与所述终端设备的外部电源输入端连接，所述第一电阻的另一端分别与所述第二电阻的一端以及所述第一pmos晶体管的栅极连接，所述第二电阻的另一端接地，所述第一pmos晶体管的源极与所述终端设备的外部电源输入端连接，所述第一pmos晶体管的漏极与所述开关模块的输入端连接。其中，所述第二阈值根据所述第一电阻的阻值、所述第二电阻的阻值以及所述第一pmos晶体管的开启电压确定，所述第一pmos晶体管的开启电压为所述第一pmos晶体管导通时，所述第一pmos晶体管的栅极与所述第一pmos晶体管的源极之间的最小电压。

一个可能的实施方式中，所述开关模块包括第二pmos晶体管和第三电阻；其中，所述第三电阻的一端分别与所述控制模块的输出端以及所述第二pmos晶体管的栅极连接，所述第三电阻的另一端接地，所述第二pmos晶体管的源极与所述终端设备的外部电源输入端连接。

一个可能的实施方式中，当所述控制模块包括所述第一电阻、所述第二电阻和所述第一pmos晶体管，所述开关模块包括所述第二pmos晶体管和所述第三电阻时，所述控制模块与所述开关模块连接关系为：所述第一电阻的一端与终端设备的外部电源输入端连接，所述第一电阻的另一端分别与所述第二电阻的一端以及所述第一pmos晶体管的栅极连接，所述第二电阻的另一端接地，所述第一pmos晶体管的源极分别与所述终端设备的外部电源输入端以及所述第二pmos晶体管的源极连接，所述第一pmos晶体管的漏极分别与所述第三电阻的一端以及所述第二pmos晶体管的栅极连接，所述第三电阻的另一端接地。

通过上述方案，当所述tvs模块输出的第三信号大于或等于所述第二阈值时，所述第二电阻上的电压大于或等于所述第一pmos晶体管的开启电压，所述第一pmos晶体管导通，使得所述第二pmos晶体管的栅极与所述第二pmos晶体管的源极之间的电压为零，所述第二pmos晶体管处于关断状态，使得所述第三信号无法进入所述第二pmos晶体管的漏极连接的其它元器件，防止所述第三信号损坏所述第二pmos晶体管的漏极后续连接的其它元器件；当所述tvs模块输出的第三信号小于所述第二阈值时，所述第二电阻上的电压小于所述第一pmos晶体的开启电压，所述第一pmos晶体管截止，使得所述第二pmos晶体管的开启电压，所述第二pmos晶体管处于导通状态，使得所述第三信号可以正常进入所述第二pmos晶体管的漏极连接的其它元器件，进行供电或者充电，其中，所述第一pmos晶体管的开启电压为所述第一pmos晶体管导通时，所述第一pmos晶体管的栅极和源极之间的最小电压，所述第二pmos晶体管的开启电压为所述第二pmos晶体管导通时，所述第二pmos晶体管的栅极和源极之间的最小电压。也就是说，上述方案通过分立器件实现了ovp芯片的功能，可以防止通过所述终端设备的外部电源输入端输入的、幅值较大的信号，对与所述第二pmos晶体管连接的其它元器件的危害，且相较于ovp芯片成本较低。

一个可能的实施方式中，所述开关模块还可以包括第二电容，所述第二电容的一端与所述第二pmos晶体管的源极连接，所述第二电容的另一端与所述第二pmos晶体管的栅极连接，以减小所述第二pmos晶体管的源极与所述第二pmos晶体管的栅极之间的寄生电容，进而可以提高所述第二pmos晶体管的响应速度。

第二方面，本申请还提供了一种保护电路，用于在终端设备在通过电网充电或者通过电网供电的场景下，对所述终端设备的充电通路或者供电通路上的连接元器件进行保护。所述电路包括第一电阻、第二电阻、第三电阻、第一pmos晶体管和第二pmos晶体管。其中，所述第一电阻的一端与终端设备的外部电源输入端连接，所述第一电阻的另一端分别与所述第二电阻r2的一端以及所述第一pmos晶体管的栅极连接，所述第二电阻的另一端接地，所述第一pmos晶体管的源极分别与所述终端设备的外部电源输入端以及所述第二pmos晶体管的源极连接，所述第一pmos晶体管的漏极分别与所述第三电阻的一端以及所述第二pmos晶体管的栅极连接，所述第三电阻的另一端接地。

通过上述方案，当通过所述终端设备的外部电源输入端输入的信号幅值大于或等于设定阈值时，所述第二电阻两端的电压大于或等于所述第一pmos晶体管的开启电压，所述第一pmos晶体管导通，使得所述第二pmos晶体管的栅极与所述第二pmos晶体管的源极之间的电压为零，所述第二pmos晶体管处于关断状态，使得通过所述终端设备的外部电源输入端输入的信号无法进入与所述第二pmos晶体管连接的其它元器件，进而可以防止通过所述终端设备的外部电源输入端输入的、幅值较大的信号损坏其它元器件；当通过所述终端设备的外部电源输入端输入的信号幅值小于所述设定阈值时，所述第二电阻两端的电压小于所述第一pmos晶体管的开启电压，所述第一pmos晶体管截止，使得所述第二pmos晶体管的栅极与所述第二pmos晶体管的源极之间的电压大于或等于所述第二pmos晶体管的，所述第二pmos晶体管处于导通状态，使得通过所述终端设备的外部电源输入端输入的信号可以正常进入与所述第二pmos晶体管连接的其它元器件，进行供电或者充电。其中，所述第一pmos晶体管的开启电压为第一pmos晶体管q1导通时，所述第一pmos晶体管的栅极与所述第一pmos晶体管的源极之间的最小电压，所述第二pmos晶体管的开启电压为所述第二pmos晶体管q2导通时，所述第二pmos晶体管的栅极与所述第二pmos晶体管的源极之间的最小电压，所述设定阈值根据所述第一电阻的阻值、所述第二电阻的阻值以及所述第一pmos晶体管的开启电压确定。

也就是说，所述保护电路通过分立器件实现了ovp芯片的功能，可以防止通过所述终端设备的外部电源输入端输入的、幅值较大的信号，对与所述保护电路连接的其它元器件的危害，且相较于ovp芯片成本较低。并且，由于pmos晶体管为压控型元器件，控制精度较高，功耗较小，使得所述保护电路的控制精度较高，功耗较小。

一种可能的实施方式中，所述保护电路还包括电容，所述电容的一端与所述第二pmos晶体管的源极连接，所述电容的另一端与所述第二pmos晶体管的栅极连接，以减小所述第二pmos晶体管的源极与所述第二pmos晶体管的栅极之间的寄生电容，进而可以提高所述第二pmos晶体管的响应速度。

第三方面，本申请提供了一种终端设备，所述终端设备包括上述第一方面任意一个实施方式中的保护装置。

第四方面，本申请提供了一种终端设备，所述终端设备包括上述第二方面任意一个实施方式中的保护电路。

附图说明

图1为pmos晶体管的结构示意图；

图2为本申请实施例提供的一种保护装置的结构示意图；

图3为本申请实施例提供的一种保护装置中瞬态抑制模块的结构示意图之一；

图4为本申请实施例提供的一种保护装置中瞬态抑制模块的结构示意图之二；

图5为本申请实施例提供的一种保护装置中控制模块的结构示意图；

图6为本申请实施例提供的一种保护装置中开关模块的结构示意图之一；

图7为本申请实施例提供的一种保护装置中开关模块的结构示意图之二；

图8为本申请实施例提供的一种保护装置的具体结构示意图；

图9为本申请实施例提供的一种保护电路的结构示意图；

图10为本申请实施例提供的另一种保护电路的结构示意图。

具体实施方式

为了防止电子设备在使用电网充电或者使用电网进行供电的过程中，电网电压波动在电子设备的充电通路或者供电通路上会产生的浪涌信号，对电子设备带来的危害，现有技术中采用ovp芯片对电子设备进行保护。但是，相较于浪涌信号的持续时长，ovp芯片的响应速度较慢，导致芯片的防浪涌能力较弱，无法有效保护电子设备。

为了解决现有技术中存在的上述问题，本申请提供了一种保护装置、保护电路及终端设备，以提高终端设备的防浪涌能力。

下面，对本申请涉及的基本概念进行解释。需要说明的是，这些解释是为了让本申请更容易被理解，而不应该视为对本申请所要求的保护范围的限定。

(1)浪涌信号，指电路中瞬间出的现超出稳定值的电流信号或电压信号。浪涌信号产生的时间非常短，浪涌电压(或浪涌电流)的幅值超过正常值的两倍以上。造成浪涌(瞬变脉冲)的原因主要为电网电压的波动。

(2)静电，通常是由于摩擦引起电荷的重新分布而形成的，也有由于电荷的相互吸引引起电荷的重新分布形成的。电荷分为正电荷和负电荷两种，也就是说静电也分为正静电和负静电两种。当正电荷聚集在某个物体上时就形成了正静电，当负电荷聚集在某个物体上时就形成了负静电，但无论是正静电还是负静电，当带静电物体接触零电位物体(接地物体)或与其有电位差的物体时都会发生电荷转移，发生静电放电(electro-staticdischarge，esd)现象。

(3)瞬态抑制(transientvoltagesuppressor，tvs)二极管，是一种高效电路保护器件，具有极快的响应时间(亚纳秒级)和较高的浪涌吸收能力。当tvs二极管的两端经受瞬间的高能量冲击(tvs二极管的两端的电压高于其击穿电压)时，tvs二极管能以极高的速度把两端间的阻抗值由高阻抗变为低阻抗，以吸收一个瞬间大电流，把它的两端电压钳制在一个安全值，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击。

(4)p沟道金属氧化物半导体晶体管(positivechannelmetaloxidesemiconductor，pmos)，其内部结构示意图可以如图1所示，在n(negative)型硅衬底上有两个p型半导体形成的区域，分别作为源极(source，s)和漏极(drain，d)，两极之间不通导，源极和源极之间加有足够的电压时，栅极(gate，g)下的n型硅表面呈现p型反型层，成为连接源极和漏极的沟道，使得pmos晶体管处于导通状态。

另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。

本申请实施例提供了一种保护装置，用于在终端设备在通过电网充电或者通过电网供电的场景下，对所述终端设备的充电通路或者供电通路上的连接元器件进行保护。图参见图2所示，所述装置200包括tvs模块201、控制模块202和开关模块203，所述tvs模块201的输入端与终端设备的外部电源输入端连接，所述tvs模块201的输出端接地，所述控制模块202的输入端与所述终端设备的外部电源输入端连接，所述开关模块203的输入端分别与所述终端设备的外部电源输入端以及所述控制模块202的输出端。其中，所述终端设备包括但不限于以下任意一种：手机、计算机、平板电脑以及电视等对浪涌和耐压有要求的电子设备。

所述tvs模块201，用于从第一电信号中吸收第二电信号，并向所述控制模块输出第三电信号；其中，所述第一电信号为从终端设备的外部电源输入端输入的电信号，所述第二电信号的幅值大于第一阈值，所述第三信号为所述第一信号中除所述tvs模块吸收的所述第二信号外的信号。

所述控制模块202，用于当所述第三电信号的幅值大于或等于第二阈值时，向所述开关模块输出第一控制信号，当所述第三电信号的幅值小于所述第二阈值时，向所述开关模块输出第二控制信号；所述第一控制信号用于控制所述开关模块处于关断状态，所述第二控制信号用于控制所述开关模块处于闭合状态。

所述开关模块203，用于在所述第一控制信号的控制下处于关断状态，或者在所述第二控制信号的控制下处于闭合状态。

一个可能的实施方式中，所述tvs模块201为tvs二极管d1，所述tvs二极管d1的一端与所述终端设备的外部电源输入端连接，所述tvs二极管d1的另一端接地，其中，所述第一阈值为所述tvs二极管d1的击穿电压，如图3所示，图3中所述tvs二极管d1为tvs二极管d1封装后的形式，vbus/dc为所述tvs二极管d1的输入端，nc1-nc3为悬空输入端，gnd1-gnd4为接地端。

其中，所述tvs二极管d1可以是单向tvs二极管，也可以是双向tvs二极管。

当所述终端设备的外部电源输入端输入的所述第一信号的幅值大于所述tvs二极管d1的击穿电压时，即当所述第一信号的幅值大于所述第一阈值时，所述tvs二极管的阻抗迅速减小，将所述第一信号中的第二信号导入接地端，吸收所述第二信号。

当所述终端设备的外部电源输入端输入的所述第一信号中包括由于静电等原因引起的过电压信号(或过电流信号的)时，由于相较于普通的浪涌信号该过电压信号(或过电流信号)的持续时长非常短，而相较于该过电压信号(或过电流信号)的持续时长，tvs二极管的响应时长较长，使得tvs二极管来不及吸收该过电压信号(或过电流信号)。为了解决上述问题，进一步提高所述保护装置200的防浪涌能力，一个可能的实施方式中，所述tvs模块201除了包括所述tvs二极管d1外，还可以包括第一电容c1，所述第一电容c1与所述tvs二极管并联，图4所示，通过所述第一电容c1快速响应并吸收该过电压信号(或过电流信号)。其中，所述第一电容c1的容值可以为100nf，当然还可以根据实施环境选择其它值。

一个可能的实施方式中，所述控制模块202可以包括第一电阻r1、第二电阻r2和第一p沟道金属氧化物半导体mos晶体管q1，其中，所述第一电阻r1的一端与所述终端设备的外部电源输入端连接，所述第一电阻r1的另一端分别与所述第二电阻r2的一端以及所述第一pmos晶体管q1的栅极连接，所述第二电阻r2的另一端接地，所述第一pmos晶体管q1的源极与所述终端设备的外部电源输入端连接，所述第一pmos晶体管q1的漏极与所述开关模块203的输入端连接，如图5所示。此时，所述第二阈值可以根据所述第一电阻的阻值、所述第二电阻的阻值以及所述第一pmos晶体管的开启电压确定的，所述第一pmos晶体管的开启电压为所述第一pmos晶体管导通时，所述第一pmos晶体管的栅极与所述第一pmos晶体管的源极之间的最小电压vgs1。

具体地，当所述tvs模块201输出的第三信号的幅值大于或等于所述第二阈值时，所述第二电阻r2上的电压大于或等于所述vgs1，所述第一pmos晶体管q1导通，向所述开关模块203输出所述第一控制信号，控制所述开关模块处于关断状态，使得所述第三信号无法进入所述开关模块203的输出端连接的其它元器件，防止所述第三信号损坏其它元器件；当所述tvs模块201输出的第三信号的幅值小于所述第二阈值时，所述第二电阻r2上的电压小于所述vgs1，所述第一pmos晶体管q1截止，向所述开关模块203输出所述第二控制信号，即所述第二信号的幅值为0，控制所述开关模块处于闭合状态，使得所述第三信号可以正常进入所述开关模块203的输出端连接的其它元器件，进行供电或者充电。

一个可能的实施方式中，所述开关模块203包括第二pmos晶体管q2和第三电阻r3；其中，所述第三电阻r3的一端分别与所述控制模块202的输出端以及所述第二pmos晶体管的栅极连接，所述第三电阻r3的另一端接地，所述第二pmos晶体管q2的源极与所述终端设备的外部电源输入端连接，如图6所示。

具体地，当所述tvs模块201输出的第三信号大于或等于所述第二阈值时，所述控制模块202向所述开关模块203输出所述第一控制信号，使得所述第二pmos晶体管q2的栅极与所述第二pmos晶体管q2的源极之间的电压小于所述第二晶体管的开启电压vgs2，控制所述第二pmos晶体管q2处于关断状态，使得所述第三信号无法进入所述开关模块的输出端连接的其它元器件，防止所述第三信号损坏其它元器件；当所述tvs模块201输出的第三信号小于所述第二阈值时，所述控制模块202向所述开关模块203输出所述第二控制信号，使得所述第二pmos晶体管q2的栅极与所述第二pmos晶体管q2的源极之间的电压大于或者等于所述vgs2，控制所述第二pmos晶体管q2处于闭合状态，使得所述第三信号可以正常进入所述开关模块的输出端连接的其它元器件，进行供电或者充电，其中，所述vgs2为所述第二pmos晶体管q2导通时，所述第二pmos晶体管的栅极与所述第二pmos晶体管的源极之间的最小电压。

一个可能的实施方式中，所述开关模块203还可以包括第二电容c2，所述第二电容c2的一端与所述第二pmos晶体管q2的源极连接，所述第二电容c2的另一端与所述第二pmos晶体管q2的栅极连接，如图7所示，以减小所述第二pmos晶体管q2的源极与所述第二pmos晶体管q2的栅极之间的寄生电容，进而可以提高所述第二pmos晶体管q2的响应速度。

一个可能的实施方式中，当所述控制模块202包括所述第一电阻r1、所述第二电阻r2和所述第一pmos晶体管q1，所述开关模块203包括所述第二pmos晶体管q2和所述第三电阻r3时，所述控制模块202中所述第一pmos晶体管q1的与所述开关模块203中所述第二pmos晶体管q2和所述第三电阻r3的连接关系如图8所示，图8中以所述tvs模块201包括tvs二极管d1和第一电容c1为例。其中，所述第三电阻r3的一端分别与所述第一pmos管q1的漏极以及所述第二pmos晶体管q2的栅极连接，所述第三电阻r3的另一端接地，所述第二pmos晶体管q2的源极与所述第一pmos管的源极连接。

具体地，当所述tvs模块201输出的第三信号大于或等于所述第二阈值时，所述第二电阻r2上的电压大于或等于所述vgs1，所述第一pmos晶体管q1导通，使得所述第二pmos晶体管q2的栅极与所述第二pmos晶体管q2的源极之间的电压为零，所述第二pmos晶体管q2处于关断状态，使得所述第三信号无法进入所述第二pmos晶体管q2的漏极连接的其它元器件，防止所述第三信号损坏所述第二pmos晶体管q2的漏极后续连接的其它元器件；当所述tvs模块201输出的第三信号小于所述第二阈值时，所述第二电阻r2上的电压小于所述vgs1，所述第一pmos晶体管q1截止，使得所述第二pmos晶体管q2的栅极与所述第二pmos晶体管q2的源极之间的电压大于或等于所述vgs2，所述第二pmos晶体管q2处于导通状态，使得所述第三信号可以正常进入所述第二pmos晶体管q2的漏极连接的其它元器件，进行供电或者充电。

一个能的实施方式中，所述第一电阻r1的阻值可以为100kω，所述第二电阻r2的阻值可以为470kω，所述第三电阻r3的阻值可以为470kω，所述第二电容c2的容值可以为100nf，所述第一pmos晶体管q1的漏极与所述第一pmos晶体管q1的源极之间的耐压vds1可以为-30v，所述第一pmos晶体管q1的栅极与所述第一pmos晶体管q1的源极之间的耐压为±20v，所述第二pmos晶体管q2的漏极与所述第二pmos晶体管q2的源极之间的耐压vds2可以为-30v，所述第二pmos晶体管q2的栅极与所述第二pmos晶体管q2的源极之间的耐压可以为±20v。另外，所述第二pmos晶体管q2作为整个通路的开关，其通流能力需要大于所述终端设备允许的最大输入电流，当然上述器件参数值仅是举例，本申请根据具体实施情况，还可以选择其他器件参数值，即本申请实施例并不对所述第一电阻r1、所述第二电阻r2、所述第三电阻r3、所述第一pmos晶体管q1、所述第二pmos晶体管q2、所述第一电容c1以及所述第二电容c2的具体参数进行限定，上述具体参数仅为举例说明。具体实施中，所述第一电阻r1、所述第二电阻r2、所述第三电阻r3、所述第一pmos晶体管q1、所述第二pmos晶体管q2、所述第一电容c1以及所述第二电容c2的具体参数可以根据所述保护装置所要保护的设备的类型、成本等因素，进行选择。

本申请实施例中，所述保护装置中的tvs模块能够吸收通过终端设备的外部电源输入端输入的第一信号中幅值大于第一阈值的第二信号，减少所述第一信号中幅值较大的信号，并且，控制模块能够根据所述tvs模块吸收所述第二信号后输出的第三信号的幅值以及第二阈值，控制开关模块的工作状态，当所述第三电信号的幅值大于或等于第二阈值时，控制所述开关模块处于关断状态，当所述第三电信号的幅值小于所述第二阈值时，控制所述开关模块处于闭合状态，使得幅值不超过所述第二阈值的第三信号才能通过所述开关模块输入到后续的元器件中，能够进一步防止幅值超过安全值的信号对与所述开关模块连接的后续元器件带来的危害。即所述控制模块与所述开关模块能够在所述tvs模块无法完全吸收所述第二信号或者来不及吸收所述第二信号的情况下，能够进一步保护所述开关模块连接的后续元器件，相比于现有技术，能够提高终端设备的防浪涌能力。

本申请实施例还提供了一种保护电路，用于在终端设备在通过电网充电或者通过电网供电的场景下，对所述终端设备的充电通路或者供电通路上的连接元器件进行保护。图参见图9所示，包括第一电阻r1、第二电阻r2、第三电阻r3、第一pmos晶体管q1和第二pmos晶体管q2。其中，

所述第一电阻r1的一端与终端设备的外部电源输入端连接，所述第一电阻r1的另一端分别与所述第二电阻r2的一端以及所述第一pmos晶体管q1的栅极连接，所述第二电阻r2的另一端接地，所述第一pmos晶体管q1的源极分别与所述终端设备的外部电源输入端以及所述第二pmos晶体管q2的源极连接，所述第一pmos晶体管的漏极分别与所述第三电阻的一端以及所述第二pmos晶体管q2的栅极连接，所述第三电阻r3的另一端接地，所述第二pmos晶体管q2的漏极为所述保护电路的输出端，用于连接所述终端设备中其它需要保护的元器件。

具体地，当通过所述终端设备的外部电源输入端输入的信号幅值大于或等于设定阈值时，所述第二电阻两端的电压大于或等于所述第一pmos晶体管的开启电压vgs1，所述第一pmos晶体管q1导通，使得所述第二pmos晶体管q2的栅极与所述第二pmos晶体管q2的源极之间的电压为零，所述第二pmos晶体管q2处于关断状态，使得通过所述终端设备的外部电源输入端输入的信号无法进入与所述第二pmos晶体管连接的其它元器件，进而可以防止通过所述终端设备的外部电源输入端输入的、幅值较大的信号损坏其它元器件；当通过所述终端设备的外部电源输入端输入的信号幅值小于所述设定阈值时，所述第二电阻两端的电压小于所述vgs1，所述第一pmos晶体管q1截止，使得所述第二pmos晶体管q2的栅极与所述第二pmos晶体管q2的源极之间的电压大于或等于所述第二pmos晶体管的开启电压vgs2，所述第二pmos晶体管q2处于导通状态，使得通过所述终端设备的外部电源输入端输入的信号可以正常进入与所述第二pmos晶体管q2连接的其它元器件，进行供电或者充电。其中，所述vgs1为第一pmos晶体管q1导通时，所述第一pmos晶体管的栅极与所述第一pmos晶体管的源极之间的最小电压，所述vgs2为所述第二pmos晶体管q2导通时，所述第二pmos晶体管的栅极与所述第二pmos晶体管的源极之间的最小电压，所述设定阈值是根据所述第一电阻的阻值、所述第二电阻的阻值以及所述vgs1确定的。

也就是说，所述保护电路通过分立器件实现了ovp芯片的功能，可以防止通过所述终端设备的外部电源输入端输入的、幅值较大的信号，对与所述保护电路连接的其它元器件的危害，且相较于ovp芯片成本较低。并且，由于pmos晶体管为压控型元器件，控制精度较高，功耗较小，使得所述保护电路的控制精度较高，功耗较小。

其中，所述终端设备包括但不限于以下任意一种：手机、计算机、平板电脑以及电视等对防浪涌和耐压有要求的电子设备。

一个能的实施方式中，所述第一电阻r1的阻值可以为100kω，所述第二电阻r2的阻值可以为470kω，所述第三电阻r3的阻值可以为470kω，所述第一pmos晶体管q1的漏极与所述第一pmos晶体管q1的源极之间的电压vds1可以为-30v，所述第一pmos晶体管q1的栅极与所述第一pmos晶体管q1的源极之间的耐压为±20v，所述第二pmos晶体管q2的漏极与所述第二pmos晶体管q2的源极之间的电压vds2可以为-30v，所述第二pmos晶体管q2的栅极与所述第二pmos晶体管q2的源极之间的耐压为±20v。另外，所述第二pmos晶体管q2作为整个通路的开关，其通流能力需要大于所述终端设备允许的最大输入电流。

一种可能的实施方式中，所述保护电路还包括电容c，所述电容c的一端与所述第二pmos晶体管q2的源极连接，所述电容c的另一端与所述第二pmos晶体管q2的栅极连接，如图10所示，以减小所述第二pmos晶体管q2的源极与所述第二pmos晶体管q2的栅极之间的寄生电容，进而可以提高所述第二pmos晶体管q2的响应速度。其中，所述电容c的容值可以为100nf，当然还可以根据实施环境选择其它值。

需要说明的是，本申请实施例并不对所述第一电阻r1、所述第二电阻r2、所述第三电阻r3、所述第一pmos晶体管q1、所述第二pmos晶体管q2以及所述电容的具体参数进行限定，上述具体参数仅为举例说明。具体实施中，所述第一电阻r1、所述第二电阻r2、所述第三电阻r3、所述第一pmos晶体管q1、所述第二pmos晶体管q2以及所述电容c的具体参数可以根据所述保护装置所要保护的设备的类型、成本等因素，进行选择。

显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。