1.一种剩余电流保护电子脱扣器，其特征在于，包括供电单元电路、瞬态过压保护电路、驱动脱扣电路、漏电动作值调节电路、漏电延时调节电路、试验测试电路、漏电采样电路及芯片U1；其中
所述供电单元电路包括：
A相分压单元，所述A相分压单元的一端与三相电源的A相电源电连接；
二极管组件D10，所述二极管组件D10的第三端口与所述A相分压单元的另一端电连接，所述二极管组件D10的第一端口接地；
B相分压单元，所述B相分压单元的一端与三相电源的B相电源电连接；
二极管组件D11，所述二极管组件D11的第三端口与所述B相分压单元的另一端电连接，所述二极管组件D11的第一端口接地；
C相分压单元，所述C相分压单元的一端与三相电源的C相电源电连接；
二极管组件D12，所述二极管组件D12的第三端口与所述C相分压单元的另一端电连接，所述二极管组件D12的第一端口接地；
电阻R3，所述电阻R3的一端分别与所述二极管组件D10的第二端口、所述二极管组件D11的第二端口及所述二极管组件D12的第二端口电连接，所述电阻R3的另一端与所述芯片U1电连接；
二极管D3，所述二极管D3的正极接地，所述二极管D3的负极与所述电阻R3的一端电连接；
电容C3，所述电容C3的正极与所述电阻R3的一端电连接，所述电容C3的负极接地；
稳压二极管VD1，所述稳压二极管VD1的正极接地，所述稳压二极管VD1的负极与所述电阻R3的另一端电连接；
电容C2，所述电容C2的正极与所述电阻R3的另一端电连接，所述电容C2的负极接地。
2.根据权利要求1所述的剩余电流保护电子脱扣器，其特征在于，所述A相分压单元包括：
电容C1，所述电容C1的一端与三相电源的A相电源电连接；
电阻R4，所述电阻R4的一端与所述电容C1的另一端电连接，所述电阻R4的另一端与所述二极管组件D10的第三端口电连接；
电阻R1，所述电阻R1的一端与所述电容C1的一端电连接；
电阻R2，所述电阻R2的一端与所述电阻R1的另一端电连接，所述电阻R2的另一端与所述电阻R4的另一端电连接；
所述B相分压单元包括：
电容C4，所述电容C4的一端与三相电源的B相电源电连接；
电阻R12，所述电阻R12的一端与所述电容C4的另一端电连接，所述电阻R12的另一端与所述二极管组件D11的第三端口电连接；
电阻R9，所述电阻R9的一端与所述电容C4的一端电连接；
电阻R10，所述电阻R10的一端与所述电阻R9的另一端电连接，所述电阻R10的另一端与所述电阻R12的另一端电连接；
所述C相分压单元包括：
电容C5，所述电容C5的一端与三相电源的C相电源电连接；
电阻R17，所述电阻R17的一端与所述电容C5的另一端电连接，所述电阻R17的另一端与所述二极管组件D12的第三端口电连接；
电阻R15，所述电阻R15的一端与所述电容C5的一端电连接；
电阻R16，所述电阻R16的一端与所述电阻R15的另一端电连接，所述电阻R16的另一端与所述电阻R17的另一端电连接。
3.根据权利要求2所述的剩余电流保护电子脱扣器，其特征在于，所述瞬态过压保护电路包括：
压敏电阻RM1，所述压敏电阻RM1的两端分别与A相电源及C相电源电连接；
压敏电阻RM2，所述压敏电阻RM2的两端分别与A相电源及B相电源电连接；
压敏电阻RM3，所述压敏电阻RM3的两端分别与B相电源及C相电源电连接。
4.根据权利要求3所述的剩余电流保护电子脱扣器，其特征在于，还包括二极管D1、二极管D2、二极管D4、二极管D5、二极管D6及二极管D7；其中
所述二极管D1的正极接地，所述二极管D1的负极与三相电源的A相电源电连接；
所述二极管D2的正极与三相电源的A相电源电连接，所述二极管D2的负极与所述驱动脱扣电路电连接；
所述二极管D4的正极接地，所述二极管D4的负极与三相电源的B相电源电连接；
所述二极管D5的正极与三相电源的B相电源电连接，所述二极管D5的负极与所述驱动脱扣电路电连接；
所述二极管D6的正极接地，所述二极管D6的负极与三相电源的C相电源电连接；
所述二极管D7的正极与三相电源的C相电源电连接，所述二极管D7的负极与所述驱动脱扣电路电连接。
5.根据权利要求4所述的剩余电流保护电子脱扣器，其特征在于，所述驱动脱扣电路包括：
线圈L1，所述线圈L1的一端分别与所述二极管D2的负极、所述二极管D5的负极及所述二极管D7的负极电连接；
可控硅Q1，所述可控硅Q1的正极与所述线圈L1的另一端电连接，所述可控硅Q1的负极与所述芯片U1的OS引脚电连接，所述可控硅Q1的负极接地；
二极管D9，所述二极管D9的正极与所述线圈L1的另一端电连接，所述二极管D9的负极与所述线圈L1的一端电连接。
6.根据权利要求5所述的剩余电流保护电子脱扣器，其特征在于，所述漏电动作值调节电路包括：
零序互感器L2，三相电源穿过所述零序互感器L2；
二极管组件D13，所述二极管组件D13的第一端口及第二端口分别与所述零序互感器L2的一端电连接，所述二极管组件D13的第三端口与所述零序互感器L2的另一端电连接；
电阻R25，所述电阻R25的两端分别与所述零序互感器L2的两端电连接；
电阻R23，所述电阻R23的一端与所述零序互感器L2的一端电连接，所述电阻R23的另一端与所述芯片U1电连接；
电阻R26，所述电阻R26的一端与所述零序互感器L2的另一端电连接，所述电阻R26的另一端与所述芯片U1电连接；
电容C7，所述电容C7的一端与所述电阻R23的另一端电连接，所述电容C7的另一端与所述电阻R26的另一端电连接；
电阻R31，所述电阻R31的一端与所述芯片U1电连接，所述电阻R31的另一端接地；
开关S1，所述开关S1的一端与所述芯片U1电连接；
电容C10，所述电容C10的一端与所述开关S1的另一端电连接，所述电容C10的另一端接地；
电容C11，所述电容C11的一端与所述开关S1的另一端电连接，所述电容C11的另一端接地；
电容C12，所述电容C12的一端与所述开关S1的另一端电连接，所述电容C12的另一端接地。
7.根据权利要求6所述的剩余电流保护电子脱扣器，其特征在于，所述漏电延时调节电路包括：
开关S2，所述开关S2的一端与所述零序互感器L2的另一端电连接；
电阻R32，所述电阻R32的一端与所述开关S2的另一端电连接，所述电阻R32的另一端与所述零序互感器L2的一端电连接；
电阻R33，所述电阻R33的一端与所述开关S2的另一端电连接，所述电阻R33的另一端与所述零序互感器L2的一端电连接；
电阻R34，所述电阻R34的一端与所述开关S2的另一端电连接，所述电阻R34的另一端与所述零序互感器L2的一端电连接。
8.根据权利要求7所述的剩余电流保护电子脱扣器，其特征在于，所述试验测试电路包括：
电阻R28，所述电阻R28的一端与三相电源的C相电源电连接；
电阻R30，所述电阻R30的一端与所述电阻R28的另一端电连接；
电阻R27，所述电阻R27的一端与三相电源的C相电源电连接；
电阻R29，所述电阻R29的一端与所述电阻R27的另一端电连接；
电阻R36，所述电阻R36的一端与三相电源的B相电源电连接；
电阻R38，所述电阻R38的一端与所述电阻R36的另一端电连接；
电阻R35，所述电阻R35的一端与三相电源的B相电源电连接；
电阻R37，所述电阻R37的一端与所述电阻R35的另一端电连接；
开关S3，所述开关S3的一端分别与所述电阻R30的另一端及所述电阻R29的另一端电连接，所述开关S3的另一端分别与所述电阻R38的另一端及所述电阻R37的另一端电连接。
9.根据权利要求8所述的剩余电流保护电子脱扣器，其特征在于，所述芯片U1为FM2149
所述芯片U1的OS引脚与所述可控硅Q1的负极电连接；
所述芯片U1的VDD引脚与所述电阻R3的另一端电连接；
所述芯片U1的MODE引脚通过电阻R24与所述电阻R3的另一端电连接；
所述芯片U1的IN1引脚与所述零序互感器L2的一端电连接；
所述芯片U1的IN2引脚与所述零序互感器L2的另一端电连接；
所述芯片U1的PC引脚与所述开关S1的一端电连接；
所述芯片U1的OA引脚通过电容C9接地；
所述芯片U1的DLY引脚通过电容C8接地；
所述芯片U1的PR引脚与所述电阻R31的一端电连接；
所述芯片U1的VSS引脚接地。