一种级联变流器PWM驱动信号滤除窄脉冲的方法及系统与流程

本发明涉及级联变流器技术领域，尤其是涉及一种级联变流器pwm驱动信号滤除窄脉冲的方法及系统。

背景技术：

多电平变流器以其输出电压谐波含量少，开关器件电压应力小，功率器件只承受部分直流母线电压等特点，因而广泛应用于中高压大功率场合；其中，h桥级联变流器为典型多电平电路，该电路每相由若干h桥电路串联而成，相比于钳位型和飞跨电容型电路，省去了大量钳位二极管和飞跨电容；同时还具有无电容均压问题，能提高等效开关频率，具有模块化设计能力等优点。实际使用该电路时，为了提供所需的多路pwm驱动信号，以及兼顾功率单元模块化设计的要求，使得pwm驱动信号需由多个处理单元配合生成以及长线路传输，才能作用到开关器件上；中高压大功率条件下，pwm驱动信号长线路传输很容易受到功率器件开关过程中产生的高频电磁波干扰，造成pwm信号中出现异常窄脉冲，这些干扰窄脉冲可能引起功率开关器件出现误动作，造成系统控制效果变差，甚至不能正常工作，对电力电子系统安全稳定以及可靠运行造成威胁。

同时，由于原始pwm信号中可能会存在窄脉冲，在大电流大功率应用场合，由于功率器件开关过程响应时间相对较长，很窄的驱动脉冲作用于开关器件上会出现开关器件导通极短时间又立即关断，或没完全导通又立即关断的现象，造成开关过程时间与实际导通时间的比值很大，因而，开关损耗明显增加，进而对电力电子装置散热系统提出更高的要求，可能需更换散热方式，自然冷却变为强制风冷，甚至可能强制风冷变为水冷才能满足要求，会对整个散热系统提出更高的要求，系统结构也会更加复杂。

技术实现要素：

本发明的目的在于至少克服上述一种技术不足，提出一种级联变流器pwm驱动信号滤除窄脉冲的方法及系统。

一方面，本发明提供了一种级联变流器pwm驱动信号滤除窄脉冲的方法，包括以下步骤：

步骤s1、对输入到igbt驱动器的pwm信号进行实时采样，得到pwm信号逻辑电平值v1；

步骤s2、再次对输入到igbt驱动器的pwm信号进行采样，得到逻辑电平值v2；若v1＝v2，则执行步骤s3，否则结束本轮采样，以上一轮采样输出的pwm信号逻辑电平值作为本轮采样的输出；

步骤s3、对输入到igbt驱动器的pwm信号进行连续采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出。

进一步地，所述步骤s3具体包括：

对输入到igbt驱动器的pwm信号进行连续采样，直至相邻两次采样得到的pwm信号逻辑电平值不相等，结束本轮采样，输出的pwm驱动信号电平值保持不变，以上一轮采样输出的pwm信号逻辑电平值作为输出；或者，所有相邻两次采样得到的pwm信号逻辑电平值均相等，且采样次数达到本轮采样次数设定值，则本轮采样结束，输出的pwm驱动信号逻辑电平值更新为本轮采样得到的逻辑电平值。

进一步地，所述采样的采样频率和本轮采样次数设定值均为可调参数。

另一方面，本发明还提供了一种级联变流器pwm驱动信号滤除窄脉冲的系统，包括实时采样模块和逻辑电平判断及输出控制模块；

所述实时采样模块，用于对输入到igbt驱动器的pwm信号进行实时采样，得到pwm信号逻辑电平值v1，还用于再次对输入到igbt驱动器的pwm信号进行采样，得到逻辑电平值v2；

所述逻辑电平判断及输出控制模块，用于判断v1和v2是否相等，若v1和v2相等，则控制实时采样模块对输入到igbt驱动器的pwm信号进行连续采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出，

若v1和v2不相等，则结束本轮采样，并且以上一轮采样输出的pwm信号逻辑电平值作为本轮采样的输出。

进一步地，所述逻辑电平判断及输出控制模块，控制实时采样模块持续对输入到igbt驱动器的pwm信号进行持续实时采样，最后根据相邻两次采样获得的逻辑电平值或本轮采样次数的设定值，确定本轮采样的输出，具体包括，

对输入到igbt驱动器的pwm信号进行连续采样，直至相邻两次采样得到的pwm信号逻辑电平值不相等，结束本轮采样，输出的pwm驱动信号电平值保持不变，以上一轮采样输出的pwm信号逻辑电平值作为输出；或者，所有相邻两次采样得到的pwm信号逻辑电平值均相等，且采样次数达到本轮采样次数设定值，则本轮采样结束，输出的pwm驱动信号电平值更新为本轮采样得到的逻辑电平值。

与现有技术相比，本发明的有益效果包括：通过对输入到igbt驱动器的pwm信号进行实时采样，得到pwm信号逻辑电平值v1，再次对输入到igbt驱动器的pwm信号进行采样，得到逻辑电平值v2；若v1≠v2，结束本轮采样，以上一轮采样输出的pwm信号逻辑电平值作为本轮采样的输出；否则，继续对输入到igbt驱动器的pwm信号进行实时采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出；该技术方案可实现滤除级联变流器pwm信号的干扰窄脉冲以及级联变流器原始pwm信号中存在的窄脉冲。

附图说明

图1为本发明实施例1所述的级联变流器pwm驱动信号滤除窄脉冲的方法流程图；

图2为本发明实施例1所述的级联五电平变流器系统结构示意图；

图3为本发明实施例2所述的滤除窄脉冲方法流程图；

图4(a)-(e)为本发明实施例2所述的pwm驱动信号干扰窄脉冲滤除示意图；

图5(a)-(d)为本发明实施例2所述的原始pwm信号中存在的窄脉冲滤除示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。

实施例1

本发明的实施例提供了一种级联变流器pwm驱动信号滤除窄脉冲的方法，包括以下步骤：

步骤s1、对输入到igbt驱动器的pwm信号进行实时采样，得到pwm信号逻辑电平值v1；

步骤s2、再次对输入到igbt驱动器的pwm信号进行采样，得到逻辑电平值v2；若v1＝v2，则执行步骤s3，否则结束本轮采样，以上一轮采样输出的pwm信号逻辑电平值作为本轮采样的输出(即输出的pwm驱动信号电平值保持不变)；

步骤s3、对输入到igbt驱动器的pwm信号进行连续采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出。

一个具体实施中，以级联五电平变流器系统为例，所述级联五电平变流器系统结构示意图，如图2所示，该系统主要包括主控制器、接口与采样电路、igbt驱动器和h桥功率单元，其中功率单元共有a、b和c三相。图2中每相由两个h桥串联而成，级联五电平变流器系统总共有二十四个igbt，需要二十四路pwm驱动信号；为了满足系统所需的多路pwm驱动信号，同时兼顾级联五电平变流器系统的模块化，采用图2中dsp、fpga与cpld三个处理器的方案，图2中信号调理表示对采样的电流与电压信号进行处理以满足dsp输入要求。需要说明的是，由于a、b和c三相电路pwm驱动信号生成方法完全相同，图中仅以a相为例。

dsp根据控制指令与采样得到的电流、电压信号以及被控对象模型生成a相参考电压信号，该信号传送到fpga完成调制，并生成所需的0°和180°与90°和270°两组四路移相pwm信号，其中0°和180°组送至a相h桥1，且0°pwm信号为左桥臂驱动信号，180°pwm信号为右桥臂驱动信号；90°和270°组送至a相h桥2，且90°pwm信号为左桥臂驱动信号，270°pwm信号为右桥臂驱动信号；

为了提供每个h桥所需的四路pwm信号，需由igbt驱动器中cpld按照输入的两路pwm驱动信号(0°和180°或90°和270°)生成上、下桥臂互补，且含死区的四路驱动信号，即cpld将0°(或90°)pwm信号生成两路含一定死区时间的pwm信号分别驱动a相h桥1(或2)的t1和t2；180°(或270°)pwm信号生成两路含一定死区时间的pwm信号分别驱动a相h桥1(或2)的t3和t4；

优选的，所述步骤s3具体包括：

对输入到igbt驱动器的pwm信号进行连续采样，直至相邻两次采样得到的pwm信号逻辑电平值不相等，结束本轮采样，输出的pwm驱动信号电平值保持不变，以上一轮采样输出的pwm信号逻辑电平值作为输出；或者，所有相邻两次采样得到的pwm信号逻辑电平值均相等，且采样次数达到本轮采样次数设定值，则本轮采样结束，输出的pwm驱动信号电平值更新为本轮采样得到的逻辑电平值。

优选的，所述采样的采样频率和本轮采样次数设定值均为可调参数。

设定每轮采样次数为4，则级联变流器pwm驱动信号滤除窄脉冲的方法，有如下步骤，

(1)实时采样输入到igbt驱动器的pwm信号，得到逻辑电平值v1；

(2)执行第二次采样，得到电平值v2，并与第一次采样得到的逻辑电平值进行比较，如果v1≠v2，本轮采样结束，输出的pwm驱动信号电平值保持不变，并开始下一轮采样；如果相同，继续进行第三次采样；

(3)执行第三次采样，得到pwm信号逻辑电平值v3，并与第二次逻辑电平值进行比较，如果两次电平值不等，结束本轮采样，输出的pwm驱动信号电平值保持不变，并开始下一轮采样；如果相同，继续进行第四次采样；

(4)执行第四次采样，将得到的逻辑电平值v4与第三次电平值v3进行比较，如果不等，结束本轮采样，且输出的pwm驱动信号电平值保持不变，并开始下一轮采样；如果相等，输出的pwm信号逻辑电平值更新为v4，本轮采样结束，同时开始下一轮采样。

实施例2

本发明实施例提供了一种级联变流器pwm驱动信号滤除窄脉冲的方法，同样以级联五电平变流器为例，以a相h桥1中t1开关管pwm驱动信号生成为例，说明所述级联变流器pwm驱动信号滤除窄脉冲的方法，该方法具体包括滤除干扰窄脉冲与滤除原始pwm信号中存在的窄脉冲；

将采样频率设置为1mhz，每轮采样次数设定为4；

对于滤除干扰窄脉冲，cpld采样0°pwm信号采用图3所示流程进行操作；图3为滤除窄脉冲流程图；

一个具体实施例中，滤除pwm驱动信号干扰窄脉冲示意图，如图4(a)-(e)所示；传输到igbt驱动器的pwm驱动信号因电磁干扰由图4(b)变成了图4(c)所示波形，即出现了异常干扰窄脉冲，图4(d)给出了cpld利用滤除干扰窄脉冲方法滤除异常脉冲的过程，cpld通过判断相邻两次采样得到的pwm信号逻辑电平值不相等结束当前轮采样，且输出的pwm驱动信号电平值保持不变，即图4(e)中t1时刻pwm驱动信号维持高电平；同时又立即开始下一轮采样，实现了滤除干扰窄脉冲的功能。

若某一轮采样能够完成全部四次，说明该轮采样逻辑电平值均相等，如图4(d)中t2时刻前四次采样均为高电平，因而图4(e)中t2时刻输出的pwm驱动信号为高电平；图4(d)中t3时刻前四次采样均为低电平，故图4(e)中t3时刻输出的pwm驱动信号为低电平；

对于滤除原始pwm信号中存在的窄脉冲，在一个具体实施例中，滤除原始pwm信号中存在的窄脉冲示意图，如图5(a)-(d)所示，传输到igbt驱动器的pwm驱动信号如图5(b)所示极窄脉冲宽度的驱动信号；图5(c)给出了利用滤除窄脉冲方法过滤极窄脉冲的过程，cpld通过判断t1时刻前连续两次逻辑电平值不相等，结束本轮采样，同时输出的pwm驱动信号保持为低电平，从而滤除了原始驱动信号中存在的极窄脉冲；而t2时刻前四次采样均为低电平，故t2时刻输出的pwm驱动信号为低电平。

因为采样频率为1mhz，每轮采样次数为4，因此，本实施例可以有效滤除时间长度不超过4us的窄脉冲；实际工程应用中，采样频率和每轮采样次数均可根据具体情况进行调整设定。

实施例3

本发明实施例提供了一种级联变流器pwm驱动信号滤除窄脉冲的系统，包括实时采样模块和逻辑电平判断及输出控制模块；

所述实时采样模块，用于对输入到igbt驱动器的pwm信号进行实时采样，得到pwm信号逻辑电平值v1，还用于再次对输入到igbt驱动器的pwm信号进行采样，得到逻辑电平值v2；

所述逻辑电平判断及输出控制模块，用于判断v1和v2是否相等，若v1和v2相等，则控制实时采样模块对输入到igbt驱动器的pwm信号进行连续采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出，

若v1和v2不相等，则结束本轮采样，并且以上一轮采样输出的pwm信号逻辑电平值作为本轮采样的输出。

优选的，所述逻辑电平判断及输出控制模块，控制实时采样模块对输入到igbt驱动器的pwm信号进行连续采样，根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出，具体包括，

对输入到igbt驱动器的pwm信号进行连续采样，直至相邻两次采样得到的pwm信号逻辑电平值不相等，结束本轮采样，输出的pwm驱动信号电平值保持不变，以上一轮采样输出的pwm信号逻辑电平值作为输出；或者，所有相邻两次采样得到的pwm信号逻辑电平值均相等，且采样次数达到本轮采样次数设定值，则本轮采样结束，输出的pwm驱动信号电平值更新为本轮采样得到的逻辑电平值。

所述级联变流器pwm驱动信号滤除窄脉冲的系统，可设置在cpld之中。

需要说明的是上述实施例1～3未重复描述之处可相互借鉴。

本发明公开了一种级联变流器pwm驱动信号滤除窄脉冲的方法及系统，通过对输入到igbt驱动器的pwm信号进行实时采样，得到pwm信号逻辑电平值v1，再次对输入到igbt驱动器的pwm信号进行采样，得到逻辑电平值v2；若v1≠v2，结束本轮采样，以上一轮采样输出的pwm信号逻辑电平值作为本轮采样的输出；否则，持续对输入到igbt驱动器的pwm信号进行实时采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出；实现了滤除级联变流器pwm信号的干扰窄脉冲以及级联变流器原始pwm信号中存在的窄脉冲。

本发明所述的技术方案不仅可以滤除由功率器件开关过程产生的电磁辐射或传导所造成的干扰窄脉冲；同时，在大电流大功率应用场合，还可以用来滤除变流器原始pwm信号中存在的窄脉冲，有助于减少功率器件的开关损耗，降低温升和降低散热系统的设计要求，提高电力电子变换器的可靠性，以及能量变换效率；方案简单，仅由软件实现，不额外增加系统硬件成本；本发明不仅适用于级联多电平变流系统，也适用于其他类型多电平变流控制系统，如：钳位型(五电平、七电平等)多电平电路，以及模块化多电平电路中。

以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所做出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。