电路拓扑识别电路及识别方法与流程

本发明涉及一种电力电子技术，更具体地说，涉及一种电路拓扑识别电路及识别方法。

背景技术：

现有的dc-dc控制器中，有一种控制器具有两路驱动信号gate1和gate2，既可以用在同步整流反激电路中，也可以用在有源钳位正激电路中。当用在同步整流反激电路中时，gate1用来驱动原边开关管，gate2用来驱动副边同步整流开关管。当用在有源钳位正激电路中时，gate1用来驱动原边主开关管，gate2用来驱动原边钳位开关管，如果钳位开关管是nmos，那么两路驱动信号gate2与gate1相位相同，如果钳位开关管是pmos，那么两路驱动信号gate2与gate1相位相反。

现有上述dc-dc控制器，对于芯片实际应用的拓扑是正激还是反激未做识别，对两路驱动信号gate1和gate2的时序规定只有一种情况：gate为低，gate2为高(钳位管是p管)或者，gate1为低，gate2也为低(钳位管是n管)。

但是实际应用是正激还是反激，对两路驱动的时序要求是不同的，假设正激的钳位管为p管，两路驱动同相位，那么要求电路停止工作时，gate1为低而gate2保持为高，确保钳位开关管可靠关断，电路中不会发生震荡、避免主开关管的电压应力不可控，输出电压下降单调。而同一个芯片，如果用在同步整流反激电路中，则要求电路停止工作时，gate1为低，gate2也保持为低，确保驱动变压器不会饱和。显然，同一个芯片用在不同的拓扑中，对两路驱动的时序要求也不同，现有方案无法解决这个问题。

技术实现要素：

有鉴于此，本发明提供了一种电路拓扑识别电路及识别方法，以解决现有技术中由于未对电路拓扑进行识别而导致地可靠性不高的问题。

第一方面，提供一种电路拓扑识别电路，用于开关电源中，包括：

检测电路，用以在特定元件上，生成检测信号；

选择电路，用以根据所述检测信号所处的阈值范围，生成模式选择信号；

逻辑控制电路，用以根据所述模式选择信号，生成相应的逻辑控制信号。

优选地，所述特定元件的参数，被设置为与需要被识别的电路拓扑相对应。

优选地，所述检测信号所处的阈值范围，与所述需要被识别的电路拓扑相对应，其中，所述阈值范围的个数与被识别的电路拓扑的个数相关，且大于等于2。

优选地，所述特定元件通过复用其他功能的引脚连接至所述检测电路，或者，通过专用的识别引脚连接至所述检测电路。

优选地，所述特定元件被配置为与所述开关电源中的主开关管的栅极连接的电阻，其通过复用驱动引脚与所述检测电路连接。

优选地，所述检测电路在预定的时段被使能。

优选地，通过所述逻辑控制电路控制所述检测电路在系统发出第一个pwm脉冲之前被使能预定时间。

优选地，每种所述逻辑控制信号均至少具有两路输出信号，且在系统下电或者停止工作时，不同的所述逻辑控制信号具有不同时序的所述两路输出信号。

优选地，所述逻辑控制信号的两路输出信号可分别用于驱动同步整流反激拓扑中原边的主开关管以及副边的同步整流管，或者，分别用于驱动有源钳位正激拓扑中原边的主开关管以及钳位开关管。

优选地，所述检测电路通过流出一固定的电流在所述特定元件上形成所述检测信号。

第二方面，提供一种电路拓扑识别方法，用于开关电源中，包括：

在外接的特定元件上，生成检测信号；

根据所述检测信号所处的阈值范围，生成模式选择信号；

根据所述模式选择信号，生成相应的逻辑控制信号。

优选地，所述特定元件的参数，被设置为与需要被识别的电路拓扑相对应。

优选地，所述检测信号所处的阈值范围，与所述需要被识别的电路拓扑相对应，其中，所述阈值范围的个数与被识别的电路拓扑的个数相关，且大于等于2。

本发明的拓扑识别电路及方法，针对适用于多种电路拓扑的控制器或者芯片，并且不同电路拓扑对逻辑控制信号的时序要求不同的情况下，可以通过外接预定参数的特定元件实现拓扑识别使得控制器或者芯片选择输出与电路拓扑相适应的具有正确时序的逻辑控制信号，避免因逻辑控制信号的时序不对产生的问题，提高开关电源的可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1是依据本发明的第一实施例的电路拓扑识别电路；

图2是依据本发明的第二实施例的电路拓扑识别电路；

图3是依据本发明的电路拓扑识别电路的第一类型的逻辑控制信号的波形；

图4是依据本发明的电路拓扑识别电路的第二类型的逻辑控制信号的波形；

图5是依据本发明的第三实施例的电路拓扑识别电路。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

图1是依据本发明的第一实施例的电路拓扑识别电路。如图1所示，电路拓扑识别电路10，用于开关电源中，其包括检测电路11、选择电路12以及逻辑控制电路13。电路拓扑识别电路10针对适用于多种电路拓扑的控制器或者芯片，并且不同电路拓扑对逻辑控制信号的时序要求不同的情况下，可以通过拓扑识别使得控制器或者芯片选择输出与电路拓扑相适应的具有正确时序的逻辑控制信号，避免因逻辑控制信号的时序不对产生的问题，提高开关电源的可靠性或其他性能。

具体地，检测电路11，用以在特定元件rdet上，优选地，在所述控制器或者芯片外接的特定元件rdet上，生成检测信号vdet。进一步地，所述控制器或者芯片对特定元件rdet的参数提前进行约定，优选地，特定元件rdet的参数被设置为与需要被识别的电路拓扑相对应，也即，一般情况下，一个电路拓扑，仅对应一个特定元件rdet的取值，也存在一个或者多个电路拓扑，可以对应一个特定元件rdet的取值的情况。而检测信号vdet的值将与特定元件rdet的取值一一对应，从而使得检测信号vdet所处的阈值范围，与所述被识别的电路拓扑能够相对应。电路拓扑识别电路10中，检测电路11的后级电路，便可根据检测信号vdet的值进行电路拓扑识别。其中，检测信号vdet所处的阈值范围的个数与需要被识别的电路拓扑的个数相关，且在本发明中，需要被识别的电路拓扑的个数大于等于2。

需要说明的是，特定元件rdet通过专用的识别引脚连接至检测电路11，或者，特定元件rdet可以通过复用其他功能的引脚连接至检测电路11，以不增加额外的引脚，从而简化芯片设计。在本发明中，特定元件rdet可以选用电阻或者电容。

另外，检测电路11在预定的时段被使能。优选地，通过逻辑控制电路13控制所述检测电路在系统发出第一个pwm脉冲之前被使能预定时间，具体地，逻辑控制电路13通过输出一使能信号ven以使能检测电路11开始工作。

选择电路12，用以根据检测信号vdet所处的阈值范围，生成模式选择信号moden。其中，检测信号vdet所处的阈值范围与模式选择信号moden一一对应。检测信号vdet所需要区分的阈值范围的个数与需要被识别的电路拓扑的个数相关。且可以理解的是，虽然检测信号vdet的值将与特定元件rdet的取值一一对应，且检测信号vdet所处的阈值范围与模式选择信号moden一一对应，但并不是特定元件rdet的取值需要与需要被识别的电路拓扑要一一对应，例如，同步整流反激拓扑与钳位管是n管的有源钳位正激拓扑由于能够适用同一个时序的逻辑控制信号，故可以选用同一个参数值的特定元件rdet。

逻辑控制电路13，用以根据模式选择信号moden，生成相应的逻辑控制信号vc，且模式选择信号moden与逻辑控制信号vc一一对应，以输出与当前电路拓扑相适应的逻辑控制信号vc。

图2是依据本发明的第二实施例的拓扑识别电路。在本发明实施例中，以需要被识别的电路拓扑的个数为2来进行说明。电路拓扑识别电路20，包括检测电路21、选择电路22以及逻辑控制电路23。

在本发明实施例中，检测电路21通过流出一固定的电流在特定元件rdet上形成检测信号vdet。具体地，检测电路21包括第一开关s1、电流源i1以及稳压二极管dz。第一开关s1的一端与特定元件rdet连接，另一端与电流源i1连接，通过第一开关s1的通断以控制电流源i1在特定元件rdet上形成检测信号vdet的时间，稳压二极管dz连接在第一开关s1和电流源i1的公共节点以及控制地之间，用以防止检测信号vdet过压。通常在开关电源的主开关管的栅极对地或者源极之间会并联一个电阻rgate，本发明实施例中，可以利用该电阻rgate作为所述特定元件rdet，从而也可以复用该驱动引脚gate来接收检测信号vdet。控制器或芯片在满足工作条件且发出第一个pwm脉冲之前，使能信号ven使得第一开关s1导通以在预定的时间内去检测rgate的电阻值，具体的检测方式是电流源i1流出固定的电流，检测驱动引脚gate的电压。根据检测信号vdet所处的阈值范围，进行电路拓扑的识别。

选择电路22，用以根据检测信号vdet所处的阈值范围，生成模式选择信号moden。本发明实施例中，选择电路22包括第一比较器cmp1以及第二比较器cmp2。具体地，第一比较器cmp1的反相输入端以及第二比较器cmp2的同相输入端均接收检测信号vdet，第一比较器cmp1的同相输入端以及第二比较器cmp2的反相输入端分别接收第一阈值v1以及第二阈值v2。当检测信号vdet落入第一范围，即小于第一阈值v1时，模式选择信号mode1被置于有效状态，那么例如，选择与同步整流反激拓扑相适应的逻辑控制信号vc；当检测信号vdet落入第二范围，即大于第二阈值v2时，模式选择信号mode2被置于有效状态，那么例如，选择与有源钳位正激拓扑相适应的逻辑控制信号vc。

逻辑控制电路23，用以根据模式选择信号moden，生成相应的逻辑控制信号vc。每种逻辑控制信号vc具有一路或者多路输出信号。当逻辑控制信号vc具有两路输出信号，且在系统下电(关机)或者停止工作时，不同类型的逻辑控制信号vc具有不同时序的两路输出信号。逻辑控制信号vc的两路输出信号可分别用于驱动同步整流反激拓扑中原边的主开关管以及副边的同步整流管，或者，分别用于驱动有源钳位正激拓扑中原边的主开关管以及钳位开关管。

图3是依据本发明的拓扑识别电路的第一类型的逻辑控制信号的波形，图4是依据本发明的电路拓扑识别电路的第二类型的逻辑控制信号的波形。参考图3，逻辑控制信号vc具有两路输出信号gate1和gate2。输出信号gate1用于驱动同步整流反激拓扑中原边的主开关管，输出信号gate2用于驱动同步整流反激拓扑中副边的同步整流管。在系统下电(关机)或者停止工作时，输出信号gate1为低，输出信号gate2也保持为低，确保驱动变压器不会饱和。

在现有的有源钳位正激(acf)电路中，由于钳位开关管为nmos时其驱动电路略复杂，在应用中并不常用，反而钳位开关管为pmos，原边的主开关管为nmos更为常用。同理输出信号gate1用于驱动有源钳位正激拓扑中原边的主开关管，输出信号gate2用于驱动有源钳位正激拓扑中的钳位开关管。

在上述有源钳位正激电路正常工作时，输出信号gate2为高时，钳位开关管是关断状态；当输出信号gate2为低时，钳位开关管是导通状态。关机时刻，如果输出信号gate2为低，那么钳位开关管为导通状态，钳位电容会和激磁电感发生串联谐振，主开关管的漏极电压可能震到比较高的值，此时主开关管和钳位电容承受较高的电压应力。同时，因为此震荡的存在，副边续流管的栅极电压也可能比较高，副边续流管处于导通状态，输出滤波电感和电容也会发生串联谐振，造成输出电压下降不单调。如果采用本发明中的拓扑识别方法，在不增加外围参数的情况下，当识别芯片所应用的拓扑为有源钳位正激，从而发出适用于有源钳位正激的驱动时序，如图4所示，那么在下电过程中，输出信号gate2为高使得钳位开关管保持关闭状态，上述震荡就不会产生，电压应力和输出电压不单调问题也就不会存在，增强芯片的适应性和电源系统的可靠性。

图5是依据本发明的第三实施例的电路拓扑识别电路。其与第二实施例的区别仅在于以需要被识别的电路拓扑的个数为3来进行说明，电路拓扑识别电路30，包括检测电路31、选择电路32以及逻辑控制电路33。其中检测电路31以及逻辑控制电路33的电路结构和工作原理均与第二实施例相同，在此不做赘述，这里，只对选择电路32做以说明。

选择电路32包括第一比较器cmp1、第二比较器cmp2、第三比较器cmp3、第四比较器cmp4以及第五比较器cmp5，另外，还包括逻辑电路and以及d触发器。具体地，第一比较器cmp1的反相输入端、第二比较器cmp2的同相输入端、第三比较器cmp3的反相输入端、第四比较器cmp4的同相输入端以及第五比较器cmp5的反相输入端均接收检测信号vdet，第一比较器cmp1、第二比较器cmp2、第三比较器cmp3、第四比较器cmp4以及第五比较器cmp5的另外一个输入端分别接收第一阈值v1至第五阈值v5。当检测信号vdet落入第一范围，即小于第一阈值v1时，第一比较器cmp1输出高电平信号触发d1触发器，模式选择信号mode1被置于有效状态；当检测信号vdet落入第二范围，即大于第二阈值v2，小于第三阈值v3时，第一与门and1输出高电平信号触发d2触发器，模式选择信号mode2被置于有效状态；当检测信号vdet落入第三范围，即大于第四阈值v4，小于第五阈值v5时，第二与门and2输出高电平信号触发d3触发器，模式选择信号mode3被置于有效状态。如此便可使得逻辑控制电路33输出与预定的电路拓扑相适应的逻辑控制信号vc。

至此可见，本发明的电路拓扑识别电路针对适用于多种电路拓扑的控制器或者芯片，并且不同电路拓扑对逻辑控制信号的时序要求不同的情况下，可以通过外接预定参数的特定元件实现拓扑识别使得控制器或者芯片选择输出与电路拓扑相适应的具有正确时序的逻辑控制信号，避免因逻辑控制信号的时序不对产生的问题，提高开关电源的可靠性。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。