用于共模电压消除的方法和设备与流程

1.本公开涉及用于电路的滤波器，以及更特别涉及用于降低被提供给电力负载的共模电压的滤波器电路。


背景技术：

2.诸如双极晶体管、金属氧化物半导体场效应晶体管(mosfet)和绝缘栅双极晶体管(igbt)之类的高速开关装置已经实现对于电压源脉宽调制(pwm)逆变器和直流-直流(dc-dc)转换器的增加开关频率，因此引起改进操作特性。但是，高速开关技术因与高速开关关联的电压的更快变化率而呈现一些缺点。
3.当开关装置改变状态(例如从传导状态改变成非传导状态)时，这个关联电压变化至少部分因负载(例如马达)中的寄生杂散电容而产生高频振荡共模电压和差模电压。相应地，每次逆变器开关事件发生时，对应逆变器输出端子相对于接地的电压快速变化，并且共模电流的脉冲经由马达线缆和马达绕组相对于接地的电容在直流(dc)链路中流动到逆变器。因功率转换器和逆变器中的开关引起的这些高频共模电压和电流引起电力系统中的许多众所周知的问题。


技术实现要素：

4.在一个方面中，本公开涉及一种共模电压消除(cmvc)电路。所述cmvc电路包括：一组输入线，其布置成接收相应相电压；一组输出线，其布置成提供相应输出相电压；以及一组耦合电感器，所述一组耦合电感器的每个耦合电感器具有相应一次绕组和相应二次绕组。每个一次绕组和二次绕组在相应上游端处在信号通信中耦合到相应输入线，以从其中（therefrom）接收相应相电压，并且每个相应相电压包括共模电压分量。所述一组耦合电感器的每个一次绕组在相应下游端处耦合到接地，所述一组耦合电感器的每个二次绕组串行耦合在相应输入线与相应输出线之间。所述电路还包括一组电容器，所述一组电容器的每个电容器与所述一组耦合电感器的相应一次绕组串行电耦合。
5.在另一方面中，本公开涉及一种消除电路中的共模电压的方法。所述方法包括：将一组耦合电感器的相应一次绕组的相应上游端与相应输入线通信上耦合以从其中接收具有共模电压分量vcm的相应第一相电压；将每个相应一次绕组的下游端通信上耦合到接地；将所述一组耦合电感器的每个相应二次绕组的相应上游端与相应输入线通信上耦合以从其中接收具有共模电压分量的相应第一相电压。所述方法进一步包括：将每个相应二次绕组的下游端与相应输出线通信上耦合，所述相应输出线与相应输入线串行；将相应电容器与相应一次绕组串行电耦合；经由所述一组耦合电感器的相应一次绕组在每个相应二次绕组上感应第二电压；以及把来自每个相应二次绕组下游端的相对于接地的第三电压与相应输出线串行耦合，其中第三电压包括第一电压和所感应第二电压之和。
6.本发明提供一组技术方案，如下。
7.技术方案1. 一种共模电压消除(cmvc)电路，包括：
一组输入线，其布置成接收相应相电压；一组输出线，其布置成提供相应输出相电压；一组耦合电感器，所述一组耦合电感器的每个耦合电感器具有相应一次绕组和相应二次绕组，每个一次绕组和二次绕组在信号通信中在相应上游端处耦合到相应输入线，以从其中接收相应相电压，每个相应相电压具有共模电压分量；所述一组耦合电感器的每个一次绕组在相应下游端处耦合到接地；所述一组耦合电感器的每个二次绕组串行耦合在所述相应输入线与相应输出线之间；以及一组电容器，所述一组电容器的每个电容器与所述一组耦合电感器的相应一次绕组串行电耦合。
8.技术方案2. 如任何前述技术方案所述的cmvc电路，其中，所述一组耦合电感器的所述相应一次绕组被布置成定义第一极性，以及所述一组耦合电感器的所述二次绕组被布置成定义第二极性，其中所述第一极性和所述第二极性彼此相反。
9.技术方案3. 如任何前述技术方案所述的cmvc电路，其中，每个相应一次绕组相对于所述相应二次绕组的匝数比基本上等于1:1。
10.技术方案4. 如任何前述技术方案所述的cmvc电路，其中，跨所述一组耦合电感器的每个二次绕组所感应的电压与所述相应相电压的所述共模电压分量异相。
11.技术方案5. 如任何前述技术方案所述的cmvc电路，其中，每个相应一次绕组相对于所述相应二次绕组的匝数比基本上等于t:1，其中t大于1。
12.技术方案6. 如任何前述技术方案所述的cmvc电路，其中，在所述一组耦合电感器的每个二次绕组的相应下游端处的相对于接地的电压包括与所述相应相电压的所述共模电压分量成比例的共模电压分量。
13.技术方案7. 如任何前述技术方案所述的cmvc电路，其中，所述cmvc电路是具有多个电相的多相ac电路，并且其中所述一组耦合电感器包括至少n个耦合电感器，其中n等于所述cmvc电路中的电相的数量。
14.技术方案8. 如任何前述技术方案所述的cmvc电路，进一步包括一组电阻器，所述一组电阻器的相应电阻器与所述一组电容器的每个电容器串行电耦合。
15.技术方案9. 如任何前述技术方案所述的cmvc电路，其中，每个相应串联连接的电容器、电阻器和一次绕组配置成定义在谐振频率下具有基本上零电抗的串行谐振电路。
16.技术方案10. 如任何前述技术方案所述的cmvc电路，其中，每个相应串联连接的电容器、电阻器和一次绕组进一步配置成在所述谐振频率下吸收电流。
17.技术方案11. 一种消除电路中的共模电压的方法，包括：将一组耦合电感器的相应一次绕组的相应上游端与相应输入线通信上耦合，以从其中接收具有共模电压分量vcm的相应第一相电压；将每个相应一次绕组的下游端通信上耦合到接地；将所述一组耦合电感器的每个相应二次绕组的相应上游端与相应输入线通信上耦合，以从其中接收具有共模电压分量的所述相应第一相电压；将每个相应二次绕组的下游端与相应输出线通信上耦合，所述相应输出线与相应输入线串行；
将相应电容器与相应一次绕组串行电耦合；经由所述一组耦合电感器的相应一次绕组在每个相应二次绕组上感应第二电压；以及把来自每个相应二次绕组下游端的相对于接地的第三电压与相应输出线串行耦合，其中所述第三电压包括所述第一电压和所感应第二电压之和。
18.技术方案12. 如任何前述技术方案所述的方法，进一步包括定义对于所述一组耦合电感器的每个一次绕组的相对第一极性以及对于每个对应二次绕组的相对第二极性，其中所述第一极性和第二极性彼此相反。
19.技术方案13. 如任何前述技术方案所述的方法，其中，每个相应一次绕组相对于所述相应二次绕组的匝数比基本上等于1:1。
20.技术方案14. 如任何前述技术方案所述的方法，其中，跨所述一组耦合电感器的每个二次绕组的电压与所述共模电压分量异相。
21.技术方案15. 如任何前述技术方案所述的方法，其中，每个相应一次绕组相对于所述相应二次绕组的匝数比基本上等于t:1，其中t大于1。
22.技术方案16. 如任何前述技术方案所述的方法，其中，在所述一组耦合电感器的每个二次绕组的所述下游端处的相对于接地的所述电压包括与所述相应相电压的所述共模电压分量成比例的共模电压分量。
23.技术方案17. 如任何前述技术方案所述的方法，其中，所述电路是包括多个电相的多相电路，并且所述一组耦合电感器包括至少n个耦合电感器，其中n等于所述多相电路中的电相的数量。
24.技术方案18. 如任何前述技术方案所述的方法，进一步包括将相应电阻器与所述一组耦合电感器的每个一次绕组串行电耦合。
25.技术方案19. 如任何前述技术方案所述的方法，其中，每个相应串联连接的电容器、电阻器和一次绕组定义在谐振频率下具有基本上零电抗的串行谐振电路。
26.技术方案20. 如任何前述技术方案所述的方法，其中，每个相应串联连接的电容器、电阻器和一次绕组进一步配置成在所述谐振频率下吸收电流。
27.参照以下描述和所附权利要求，本公开的这些及其他特征、方面和优点将变得更好理解。结合在本说明书中并且组成其一部分的附图图示本公开的方面，并且连同本描述一起用来说明本公开的原理。
附图说明
28.在参照附图的说明书中阐述了本描述(包括其最佳模式)的针对本领域普通技术人员的完整且能够实现的公开，其中：图1图示按照本文所述的各种方面的功率电路的示意图；图2是按照本文所述的各种方面的共模电压消除电路的示意图；图3是按照本文所述的各种方面的电压消除的方法的流程图。
具体实施方式
29.本公开的方面能够在用于降低电路中的共模电压的任何环境、设备或方法中实
现，而与由电路所执行的功能无关。
30.如本文所使用，术语“组”或“一组”元件能够是任何数量的元件(包含只有一个元件)。另外，如本文所使用，术语“上游”表示与流体或电子流方向相反的方向，而术语“下游”表示在与流体或电子流相同的方向上的方向。例如，关于具有输入侧和输出侧的装置，术语“上游”表示朝输入侧的方向，而术语“下游”表示朝输出侧的方向。另外，虽然本文中能够使用诸如“电压”、“电流”和“功率”之类的术语，但是，这些术语在描述电路操作或电路的方面时能够互换对于本领域的技术人员将是清楚的。
31.连接参考(例如附连、耦合、连接和接合)要被广义地理解，并且能够包括元件集合之间的中间构件以及元件之间的相对移动，除非另有指示。因此，连接参考不一定推断两个元件直接连接并且相互处于固定关系。在非限制性示例中，连接或断开能够有选择地配置成提供、启用、禁用(等等)相应元件之间的电连接。非限制性示例配电母线连接或断开能够通过开关、母线联络（bus tie）逻辑或者任何其他连接器(其配置成启用或禁用母线下游的电力负载的激励)来启用或操作。另外，如本文所使用，“电连接”或“电耦合”能够包括有线或无线连接。示范附图仅为了说明的目的，以及附于此的附图中反映的尺寸、位置、顺序和相对大小能够变化。
32.此外，附图所描绘的各种组件的数量和放置也是与本公开关联的方面的非限制性示例。例如，虽然各种组件以其相对位置等图示，但是本公开的方面并不如此被限制，并且组件基于其示意描绘并不如此被限制。
33.参照图1，以框图形式描绘配电电路100的方面。配电电路100能够包括至少一个功率供应装置101，所述功率供应装置101电耦合到电力负载140。功率供应装置101能够包括：功率源110，其具有功率源输出111；逆变器120，其具有逆变器输入119和逆变器输出121；以及cmvc电路130，其具有cmvc电路输入129和cmvc电路输出131。功率源输出111能够通过传输线112连接到逆变器输入119。逆变器输出121能够经由一组功率传输或输入线113连接到cmvc电路130的cmvc电路输入129。cmvc电路输出131(例如电压)能够经由一组功率传输或输出线114(例如汇流条或线缆)与电力负载140连接，以向其提供电功率。在方面中，每个输出线114与对应输入线113串行电耦合。在方面中，功率供应装置101能够包括例如常规dc功率源110，包括但不限于电池、光伏面板、dc功率供应装置、任何其他已知dc电功率源或者它们的组合。来自功率源110的dc功率能够被提供给传输线112，所述传输线112最终将电功率输送给电力负载140，所述电力负载140被耦合到功率供应装置101。在其他方面中，功率供应装置101能够包括常规交流(ac)功率源110，例如发电机等。
34.在一个非限制性示例中，功率源110的电dc输出能够经由传输线112提供给逆变器输入119。逆变器120能够包括任何适合或配置成将在逆变器输入119处所接收的dc功率逆变成ac电功率的任何功率逆变器。ac电功率然后在逆变器输出121处提供，并且从其中经由功率传输输入线113传送给cmvc电路输入129。例如，在方面中，逆变器120能够提供多相（polyphase）ac电压。在非限制性方面中，多相ac电压能够包括三相电压，其中每个导体向相应功率传输输入线113提供在逆变器输出121处的相应相电压(以下分别表示为第一相电压va1、vb1、vc1)，该相应功率传输输入线113又能够向cmvc电路130提供从逆变器120所接收的相应相电压va1、vb1、vc1。在其他非限制性方面中，逆变器输出121能够包括被提供给四个输入线113(例如具有3相4线输出的逆变器)的多相输出。在这类方面中，第四输入线
113能够提供第四相电压vd1。在非限制性方面中，第四相电压vd1能够是中性电压。cmvc电路输入129经由功率传输或输入线113耦合到逆变器输出121，以从其中接收ac电压va1、vb1、vc1、vd1。在各种方面中，每个功率传输输入线113能够对应逆变器输出121的相应ac相。
35.继续参照图1，将更详细描述cmvc电路130的示意方面。cmvc电路130在信号通信中与逆变器120电耦合，并且能够在cmvc电路输入129处经由导体(例如输入线113)从逆变器输出121接收ac电功率。例如，ac电功率能够作为相对于接地(gnd)或中性并且具有任何预期基频的常规多相ac差模电压(表示为va1、vb1、vc1和vd1的相)提供给cmvc电路130。由逆变器120所提供的相应第一相电压va1、vb1、vc1、vd1还能够包括与相应第一相电压va1、vb1、vc1、vd1同相的相应共模电压分量。在常规多相ac系统(例如三相ac系统)中，逆变器的输出处的这样的共模电压通常包括功率源与接地或者多相负载的中性点之间的具有比相电压va1、vb1、vc1、vd1的基频要高的频率的电压差。更特别地，功率供应装置和逆变器(例如逆变器120)通常因逆变器开关的高速开关操作而具有带有低基频(例如400赫兹)的输出相电压分量以及具有高频分量(例如20千赫兹)的共模电压分量。共模电压分量能够出现在多线电路的每个线上，与相应相电压同相，具有作为来自每个线的电压的平均数的幅度，并且具有比相电压的基频要高的频率。
36.包括相应共模电压分量的每个第一相电压va1、vb1、vc1、vd1能够在单独的相应功率传输输入线113上提供给cmvc电路130。将理解，虽然附图将cmvc电路130描绘为经由四个输入线113(即，每相或中性一个相应输入线113)从逆变器120接收常规多相ac电压va1、vb1、vc1、vd1，但是本公开的方面并不如此被限制。预期的是，cmvc电路130的方面能够包括任何预期数量的ac或dc电压输入，所述电压输入是在cmvc电路输入129处可接收的，并且具有任何预期数量的相位和频率取向，处于具有或没有中性的任何数量的预期给力传输输入线113上，而没有背离本文所述的本公开的方面。
37.图1的所图示的方面只是配电电路100的一个非限制性示例，以及除了所示的可能方面和配置之外的许多其他可能方面和配置等也被本公开的方面预期。将理解，虽然为了便于理解而采用描绘单个功率源110的图1中所示的简单布置的方式示出本公开的方面，但是本公开并不如此被限制，而是具有对于具有任何数量的功率源的电功率系统或配电电路100的一般应用。
38.参照图2，采取示意形式描绘cmvc电路130的非限制性方面。cmvc电路130能够包括一组耦合电感器200(例如第一耦合电感器201、第二耦合电感器202、第三耦合电感器203和第四耦合电感器204)。在方面中，cmvc电路130能够包括一组电容器250。在方面中，所述一组电容器250能够包括第一电容器251、第二电容器252、第三电容器253和第四电容器254。在其他方面中，所述一组电容器250能够包括任何预期数量的电容器。例如，在一些方面中，所述一组电容器250中的电容器的数量能够对应所述一组耦合电感器200中的耦合电感器的数量。在一些方面中，cmvc电路130还能够包括一组电阻器260。在方面中，所述一组电阻器260能够包括第一电阻器261、第二电阻器262、第三电阻器263和第四电阻器264。在其他方面中，所述一组电阻器260能够包括任何预期数量的电阻器。例如，在一些方面中，所述一组电阻器260中的电阻器的数量能够对应所述一组耦合电感器200中的耦合电感器的数量。
39.所述一组耦合电感器200的每个耦合电感器201、202、203、204包括相应一次绕组
211、212、213、214和相应二次绕组221、222、223、224。在方面中，所述一组耦合电感器200的一次绕组211、212、213、214被布置成定义第一极性，并且对应二次绕组221、222、223、224被布置成定义第二极性。在方面中，相应第一和第二极性能够是相同的。在其他方面中，相应第一和第二极性能够彼此相反。二次绕组221、222、223、224能够被设置在cmvc电路输入129的下游并且靠近cmvc电路输出131。所述一组耦合电感器200的每个二次绕组221、222、223、224能够与相应输入线113和相应输出线114关联。例如，在方面中，所述一组耦合电感器200的每个二次绕组221、222、223、224能够与相应输入线113和相应输出线114串行电耦合。
40.虽然图2描绘cmvc电路130的包括被提供给cmvc电路130的输入的四个输入线113的方面，但是其他方面并不如此被限制。预期的是，cmvc电路130的其他非限制性方面能够包括任何预期数量的ac或dc电压输入，所述电压输入是在cmvc电路130的输入129处可接收的，并且具有任何预期数量的相位和频率取向，处于任何数量的预期功率传输输入线113上，而没有背离本文所述的本公开的方面。例如，在方面中，cmvc电路能够是具有多个电相（electrical phase）的多相ac电路，其中所述一组耦合电感器200包括至少n个耦合电感器，其中n等于cmvc电路130中的电相的数量。
41.将理解，被施加到线圈(例如耦合电感器一次绕组)的正弦ac电压将在第二线圈(例如耦合电感器二次绕组)中感应电压，其中二者通过磁路(例如耦合电感器芯)来链接。两个正弦ac电压(即，一次和二次电压)的相位关系将取决于相应绕组的极性，并且能够被布置为彼此同相或者位移180度。例如，如本文所述，与第二“第一极性”绕组匹配的“第一极性”绕组能够被布置成使得在一次和二次电压的两个正弦ac电压的相位关系彼此同相。相比之下，如本文所述，与第二“第二极性”绕组相反的“第一极性”绕组能够被布置成使得在一次和二次电压的两个正弦ac电压的相位关系相互位移180度或者异相。所感应二次电压的幅值将取决于一次绕组与二次绕组的匝数或绕组比。
42.为了便于理解和说明，图2中所描绘的方面在本文中描述为所述一组耦合电感器200的每个耦合电感器201、202、203、204具有1:1的一次绕组与二次绕组比。将领会，所述一组耦合电感器200的每个耦合电感器201、202、203、204可包括任何预期绕组比，而没有背离本文的方面的范围。例如，在方面中，所述一组耦合电感器200的每个耦合电感器201、202、203、204可包括基本上等于t:1的绕组比，其中t大于1。
43.所述一组电容器250的每个电容器251、252、253、254能够与所述一组耦合电感器200的相应一次绕组211、212、213、214串行电布置。在方面中，所述一组电容器250的每个电容器251、252、253、254能够电耦合到所述一组耦合电感器200的相应一次绕组211、212、213的上游端。另外，在非限制性方面中，所述一组电阻器260的每个电阻器261、262、263、264能够与所述一组耦合电容器250的相应电容器251、252、253、254串行电耦合。相应地，如在图2中能够看到，每个相应输入线113能够经由串行电耦合在相应输入线113与接地之间的相应电阻器261、262、263和264、电容器251、252、253和264以及一次绕组211、212、213和214耦合到接地。将领会，当这样布置时，每个相应电阻器261、262和263、电容器251、252和253以及一次绕组211、212、213和214能够定义相应串行谐振电路271、272、273、274。例如，在方面中，第一电阻器261、第一电容器251和第一一次绕组212能够定义第一串行谐振电路271；第二电阻器262、第二电容器252和第二一次绕组212能够定义第二串行谐振电路272；第三电阻器263、第三电容器253和第三一次绕组213能够定义第三串行谐振电路273；以及第四电
阻器264、第四电容器254和第四一次绕组214能够定义第四串行谐振电路274。
44.cmvc电路130的方面能够经由输入线113在cmvc电路130的输入129处从逆变器120接收相应第一相电压va1、vb1、vc1、vd1。输入线113向所述一组耦合电感器200的相应一次绕组211、212、213、214提供相应第一相电压va1、vb1、vc1、vd1。当由cmvc电路130接收由逆变器(未示出)所提供的相应第一相电压va1、vb1、vc1、vd1时，相应第一相电压va1、vb1、vc1、vd1能够各自包括具有低频(即，基频)的相应相电压分量以及具有比基频要高的相应高频的相应共模电压分量(以下称作vcm)。
45.例如，cmvc电路输入129能够与所述一组耦合电感器200的一次绕组211、212、213、214和二次绕组221、222、223、224以传导的方式连接。每个相应ac输入第一相电压va1、vb1、vc1、vd1或者其输入线113与所述一组耦合电感器200的相应耦合电感器201、202、203、204通信上耦合，以向其提供相应ac第一相电压va1、vb1、vc1、vd1。例如，如所示，第一相电压(va1)与第一耦合电感器201通信上耦合，第二相电压(vb1)与第二耦合电感器202通信上耦合，第三相电压(vc1)与第三耦合电感器203通信上耦合，以及第四相电压(vd1)与第四耦合电感器204通信上耦合。在方面中，所述一组耦合电感器200的每个一次绕组211、212、213、214能够经由对应节点(分别表示为281、282、283、284)在相应上游端处通信上耦合到相应输入线113。如图2中所描绘，一次绕组211能够在第一节点281处通信上耦合到与相电压va1关联的相应输入线113，一次绕组212能够在第二节点282处通信上耦合到与相电压vb1关联的相应输入线113，一次绕组213能够在第三节点283处通信上耦合到与相电压vc1关联的相应输入线113，以及一次绕组214能够在第四节点284处通信上耦合到与相电压vd1关联的相应输入线113。一次绕组211、212、213的每个能够在相应下游端处耦合到电气接地。在本公开的一个非限制性方面中，所述一组耦合电感器200的每个相应一次绕组211、212、213、214能够配置成接收cmvc电路130的输入129与电气接地(gnd)或中性之间的相应第一相电压va1、vb1、vc1、vd1。
46.输入线113还能够向所述一组耦合电感器200的对应二次绕组221、222、223、224提供具有共模电压分量vcm的相应第一相电压va1、vb1、vc1、vd1。在方面中，所述一组耦合电感器200的相应二次绕组221、222、223、224能够经由相应节点281、282、283、284与相应输入线113串行电耦合，以从其中接收相应第一相电压va1、vb1、vc1、vd1(具有相应共模电压分量vcm)。例如，如图2中所描绘，二次绕组221能够在第一节点281处通信上耦合到与相电压va1关联的相应输入线113，二次绕组222能够在第二节点282处通信上耦合到与相电压vb1关联的相应输入线113，二次绕组223能够在第三节点283处通信上耦合到与相电压vc1关联的相应输入线113，以及二次绕组224能够在第四节点284处通信上耦合到与相电压vd1关联的相应输入线113。
47.当相应第一相电压va1、vb1、vc1、vd1(包括相应共模分量vcm)被提供给所述一组耦合电感器200的相应一次绕组211、212、213时，在所述一组耦合电感器200的对应二次绕组221、222、223处感应第二相电压va2、vb2、vc2、vd2。
48.能够在所述一组耦合电感器200的二次绕组221、222、223、224的相应下游端处定义第三相电压va3、vb3、vc3、vd3。第三相电压va3、vb3、vc3、vd3能够是在相应节点281、282、283、284处所接收的包括共模电压分量vcm的相应第一相电压va1、vb1、vc1、vd1以及相应的所感应第二电压va2、vb2、vc2、vd2之和。二次绕组221、222、223、224能够在相应下游端处耦
合到相应输出线114，以向其提供第三相电压va3、vb3、vc3、vc3。在方面中，每个相应输入线113经由所述一组耦合电感器200的相应二次绕组221、222、223、224与相应输出线114串行耦合。
49.将领会，与相应串行谐振电路271、272、273、274中布置的每个相应电容器251、252、253、254关联的电容电抗(本文中表示为“xc”)能够通过下式表示：，其中“f”是电压的频率，以及“c”是相应电容器251、252、253、254的电容。将进一步领会，当电压频率为低时，例如处于相电压va1、vb1、vc1、vd1的基频(例如400 hz)，由于相电压va1、vb1、vc1、vd1的低频，每个相应电容器251、252、253、254的电容电抗xc比较高。以这样的方式，在相电压va1、vb1、vc1、vd1的较低基频下，每个串行谐振电路271、272、273、274的相应电容器251、252、253、254具有较高电容电抗xc，并且能够被认为基本上充当开路，由此阻止相电压va1、vb1、vc1、vd1的低频分量被提供给相应串行谐振电路271、272、273、274的对应一次绕组211、212、213、214。相反，将进一步领会，对于较高频率电压分量，例如高频(例如20 khz)共模电压分量vcm，由于共模电压分量vcm的高频，每个相应电容器251、252、253、254的电容电抗xc比较低。以这样的方式，在较高频率下，每个相应串行谐振电路271、272、273、274的电容器251、252、253、254基本上充当短路，由此使共模电压分量vcm的高频分量能够被施加或提供给相应串行谐振电路271、272、273、274的对应一次绕组211、212、213、214。
50.将领会，所述一组耦合电感器200的每个一次绕组211、212、213、214包括或定义线圈或电感器。因此，与相应串行谐振电路271、272、273、274的每个相应一次绕组211、212、213、214关联的电感电抗(本文中表示为“xl”)能够通过下式表示：，其中“f”是电压的频率，以及“l”是每个串行谐振电路271、272、273、274的相应电感器(即，相应一次绕组211、212、213、214)的电感。将进一步领会，当电压频率为低时，例如处于相电压va1、vb1、vc1、vd1的基频(例如400 hz)，由于相电压va1、vb1、vc1、vd1的低频，每个相应一次绕组211、212、213、214的电感电抗xl比较高。以这样的方式，在相电压va1、vb1、vc1、vd1的较低基频下，每个串行谐振电路271、272、273、274的相应电感器(即，相应一次绕组211、212、213、214)具有较低电感电抗xl，并且能够被认为基本上充当短路，由此为相电压va1、vb1、vc1、vd1的低频分量提供跨相应一次绕组211、212、213、214的到接地的低电抗或短路通路。
51.还将进一步领会，对于具有较高频率的电压，例如高频(例如20 khz)共模电压分量vcm，由于共模电压分量vcm的高频，每个相应一次绕组211、212、213、214的电感电抗xl将比较高。以这样的方式，在较高频率下，每个串行谐振电路271、272、273、274的相应一次绕组211、212、213、214基本上充当开路，由此向相应串行谐振电路271、272、273、274的一次绕组211、212、213提供共模电压分量vcm的高频分量。
52.对于每个串行谐振电路271、272、273、274，谐振频率能够被定义为电容电抗xc等于电感电抗xl(即，xc=xl)的频率。在谐振频率下，电容电抗xc将等于电感电抗xl并且与其相反，以及两个电抗将基本上相互抵消，由此使串联连接的电感器(即，相应一次绕组211、212、213、214)和电容器251、252、253、254进行协作，以基本上充当短路，其中实际上与串行谐振电路271、272、273、274中的电流流动唯一相反的是串行谐振电路271、272、273、274的
相应电阻器261、262、263、264的电阻。在方面中，每个相应串联连接的电容器251、252、253和254、电阻器261、262、263和264以及一次绕组211、212、213和214配置成定义在谐振频率下具有基本上零电抗的相应串行谐振电路271、272、273、274。相应地，在非限制性方面中，每个相应串行谐振电路271、272、273、274的每个相应串联连接的电容器251、252、253和254、电阻器261、262、263和264以及一次绕组211、212、213和214进一步配置成在谐振频率下吸收相应电流。
53.如上所述，在方面中，跨每个耦合电感器201、202、203、204的一次绕组211、212、213、214的任何所施加电压将在相应二次绕组221、222、223、224处感应与所施加电压成比例(即，基于相应一次绕组211、212、213、214和二次绕组221、222、223、224的互感和匝数比)的相应第二相电压va2、vb2、vc2、vd2。所述一组耦合电感器200的相应二次绕组221、222、223、224处的所感应电压的幅值将取决于一次绕组211、212、213、214与对应二次绕组221、222、223、224的匝数或绕组比。为了便于理解和说明，图2中所描绘的方面在本文中针对如具有1:1的一次绕组211、212、213、214的匝数相对于二次绕组221、222、223、224的匝数的相应比率的所述一组耦合电感器200来描述。在各种其他方面中，所述一组组耦合电感器200可包括任何预期绕组比，而没有背离本文的方面的范围。
54.为了便于理解，如附图中所示，邻近常规耦合电感器绕组符号所描绘的常规“点”用来指示给定绕组的极性。如将会理解，术语“极性”表示在ac循环中的任何给定时刻的一次与二次绕组之间的所感应电压的相对方向，以及跨一个绕组从极性到非极性的电压降与跨（一个或多个）其他绕组从极性到非极性的电压降基本上同相。因此，一个绕组的同名端中的正增加电流在其他相应绕组的同名端处感应正电压。例如，当这样布置(即，具有相同极性取向，在其相应二次绕组221、222、223、224上由左至右)时，所述一组耦合电感器200能够被认为具有加极性（additive polarity）。
55.二次绕组221、222、223、224上感应的第二电压va2、vb2、vc2、vd2能够与跨对应一次绕组211、212、213、214的电压(即，包括共模电压分量vcm的第一相电压va1、vb1、vc1、vd1)成比例。在方面中，由于跨一次绕组211、212、213、214的相电压分量va1、vb1、vc1、vd1包括具有较低频(即，基频)的电压，因此二次绕组221、222、223、224处的所感应第二电压va2、vb2、vc2、vd2能够基本上限制到高频共模电压分量vcm(即，由于相应串行谐振电路271、272、273、274的电容器251、252、253、254的低频电压阻断效应)。例如，在方面中，假定1:1的每个相应一次绕组211、212、213、214相对于对应二次绕组221、222、223、224的匝数比，跨二次绕组221、222、223、224所感应的第二相电压va2、vb2、vc2、vd2与共模电压分量vcm成比例。此外，所述一组耦合电感器200能够配置成具有二次绕组221、222、223、224的相对第二极性，该相对第二极性与对应一次绕组211、212、213、214的相对第一极性相反。分别基于一次绕组211、212、213、214和二次绕组221、222、223、224的相反的相对第一和第二极性，在二次绕组221、222、223、224处所感应的第二电压va2、vb2、vc2、vd2将与相对于接地的共模电压分量vcm成比例，并且与一次绕组211、212、213、214处的共模电压分量vcm异相180度。相应地，在二次绕组221、222、223、224的下游端处的相对于接地的第三相电压va3、vb3、vc3、vd3能够是在相应节点281、282、283、284处所接收的相应共模电压分量vcm以及包括共模电压分量vcm的相应所感应第二电压va2、vb2、vc2、vd2之和，其中合计的相应共模电压vcm分量异相180度。当彼此异相180度的两个这样的ac电压被组合或合计时，它们基本上相
互抵消，从而使相对于接地的电压基本上等于零。因此，相对于接地的第三相电压va3、vb3、vc3、vd3将等于相应相电压va1、vb1、vc1、vd1，其中共模电压分量vcm从其中消除。
56.以这样的方式，所述一组耦合电感器200的一次绕组211、212、213与二次绕组221、222、223、224进行协作，以修改或调整相应第一相电压va1、vb1、vc1、vd1，以便在操作上消除或减少来自输入相电压的共模电压分量vcm(例如由于所述一组耦合电感器200的一次绕组211、212、213、214相对于所述一组耦合电感器200的二次绕组221、222、223、224的相对极性的相反相对极性)，从而产生第三相电压va3、vb3、vc3、vd3。也就是说，相应第三相电压va3、vb3、vc3、vd3等于相应第一相电压va1、vb1、vc1、vd1，其中共模电压分量vcm从其中消除或减去。相应第三相电压va3、vb3、vc3、vd4然后能够经由相应传输输出线114朝下游从二次绕组的对应二次绕组221、222、223、224被提供给电力负载140。例如，在方面中，“清洁的”相应第三相电压va3、vb3、vc3、vd3然后能够经由功率传输输出线114被提供给诸如常规电感器-电容器(lc)滤波器(未示出)之类的附加电路系统或者提供给电力负载140(未示出)。
57.如上文所述，虽然图2中所描绘的非限制性方面在本文中描述为每个耦合电感器201、202、203、204具有1:1的一次与二次绕组比，但是其他方面并不如此被限制。在其他方面中，每个耦合电感器201、202、203、204能够包括其他一次-二次绕组比，而没有背离本文所述的范围。例如，在方面中，所述一组耦合电感器200的每个耦合电感器201、202、203、204能够包括基本上等于t:1的绕组比，其中t大于1。在这类方面中，所述一组耦合电感器200的每个二次绕组221、222、223、224的相应下游端处的相对于接地的第三电压va3、vb3、vc3、vd3能够包括与相应第一相电压va1、vb1、vc1、vd1的共模电压分量vcm成比例的共模电压分量vcm。
58.将会理解，虽然图2描绘cmvc电路130与相应功率传输输出线114通信上耦合以向其提供相应第三相电压va3、vb3、vc3、vd3，但是其他方面并不如此被限制。预期的是，cmvc电路130的其他方面能够包括具有任何预期数量的相位和频率取向的任何预期数量的功率传输输出线114，而没有背离本文中的本公开的范围。
59.图3图示展示通过利用本文所述cmvc电路的方面来减少或消除共模电压vcm的方法300的流程图。方法300在310处开始于将一组耦合电感器200的相应一次绕组211、212、213、214的相应上游端与相应输入线113通信上耦合，以从其中接收具有共模电压分量vcm的相应第一相电压va1、vb1、vc1、vd1。方法300包括在315处将每个相应一次绕组211、212、213、214的下游端通信上耦合到电气接地。方法300包括在320处将所述一组耦合电感器200的对应二次绕组221、222、223、224的相应上游端与相应输入线113通信上耦合，以从其中接收具有共模电压分量vcm的相应第一相电压va1、vb1、vc1、vd1。然后在325处，将每个相应二次绕组221、222、223、224的下游端与相应输出线114通信上耦合，所述相应输出线114与相应输入线113串行。
60.在非限制性方面中，方法300能够包括在330处定义对于所述一组耦合电感器200的每个一次绕组211、212、213、214的相对第一极性以及对于每个对应二次绕组221、222、223、224的相对第二极性。在方面中，第一极性能够与相对第二极性相反。方法300进一步包括在335处将相应电容器251、252、253、254与相应一次绕组211、212、213、214通信上串行电耦合。例如，在方面中，相应电容器251、252、253、254能够与相应输入线113电耦合，并且串行电耦合在相应输入线113与相应一次绕组211、212、213、214之间。在其他方面中，相应电
容器251、252、253、254能够与相应一次绕组211、212、213、214串行电耦合并且在其下游。方法300的一些非限制性方面能够包括在340处将相应电阻器261、262、263、264与相应电感器一次绕组211、212、213、214和所述一组电容器250的电容器251、252、253、254串行电耦合。
61.方法300能够包括在345处经由所述一组耦合电感器200的相应一次绕组211、212、213、214在每个相应二次绕组221、222、223、224上感应第二电压va2、vb2、vc2、vd2。在方面中，第二电压va2、vb2、vc2、vd2能够与相应第一电压va1、vb1、vc1、vd1异相180度。方法300能够包括在350处把来自每个相应二次绕组221、222、223、224相对于电气接地的第三电压va3、vb3、vc3、vd3提供到或耦合到相应输出线114，其中第三电压va3、vb3、vc3、vd3包括第一电压va1、vb1、vc1、vd1和第二电压va2、vb2、vc2、vd2之和。在方面中，相应第三电压va3、vb3、vc3、vd3能够等于第一相电压va1、vb1、vc1、vd1，其中共模电压vcm从其中减少。
62.所描绘序列仅为了说明的目的，而不意味着以任何方式限制方法300，因为理解的是，该方法的部分能够按照不同逻辑顺序进行，能够包括附加或中间部分，或者该方法的所述部分能够分为多个部分，或者该方法的所述部分能够省略，而不会有损于所述方法。
63.本文所公开的方面提供共模电压消除或减少电路和方法。技术效果在于，上述方面实现功率供应系统中的共模电压的消除或减少。能够在上述方面中实现的一个优点在于，上述方面实现与常规系统相比的更小、更轻和不太昂贵的lc滤波器的使用。
64.在尚未描述的程度，各种方面的不同特征和结构能够根据需要相互结合使用。一个特征不能在全部方面中图示并不意味着被理解为它不可被图示，而是为了描述的简洁起见而进行。因此，不同方面的各种特征能够根据需要来混合和匹配，以形成新方面，无论是否明确描述新方面。由本公开涵盖本文所述特征的组合或置换。
65.另外的方面通过下列条款的主题来提供：一种共模电压消除(cmvc)电路，包括：一组输入线，其布置成接收相应相电压；一组输出线，其布置成提供相应输出相电压；一组耦合电感器，所述一组耦合电感器的每个耦合电感器具有相应一次绕组和相应二次绕组，每个一次绕组和二次绕组在信号通信中在相应上游端处耦合到相应输入线，以从其中接收相应相电压，每个相应相电压具有共模电压分量；所述一组耦合电感器的每个一次绕组在相应下游端处耦合到接地；所述一组耦合电感器的每个二次绕组串行耦合在相应输入线与相应输出线之间；以及一组电容器，所述一组电容器的每个电容器与所述一组耦合电感器的相应一次绕组串行电耦合。
66.如前述条款所述的cmvc电路，其中，所述一组耦合电感器的相应一次绕组被布置成定义第一极性，以及所述一组耦合电感器的二次绕组被布置成定义第二极性，其中第一极性和第二极性彼此相反。
67.如任何前述条款所述的cmvc电路，其中，每个相应一次绕组相对于相应二次绕组的匝数比基本上等于1:1。
68.如任何前述条款所述的cmvc电路，其中，跨所述一组耦合电感器的每个二次绕组所感应的电压与相应相电压的共模电压分量异相。
69.如任何前述条款所述的cmvc电路，其中，每个相应一次绕组相对于相应二次绕组的匝数比基本上等于1:1，其中t大于1。
70.如任何前述条款所述的cmvc电路，其中，在所述一组耦合电感器的每个二次绕组的相应下游端处的相对于接地的电压包括与相应相电压的共模电压分量成比例的共模电
压分量。
71.如任何前述条款所述的cmvc电路，其中，cmvc电路是具有多个电相的多相ac电路，并且其中所述一组耦合电感器包括至少n个耦合电感器，其中n等于cmvc电路中的电相的数量。
72.如任何前述条款所述的cmvc电路，进一步包括一组电阻器，所述一组电阻器的相应电阻器与所述一组电容器的每个电容器串行电耦合。
73.如任何前述条款所述的cmvc电路，其中，每个相应串联连接的电容器、电阻器和一次绕组配置成定义在谐振频率下具有基本上零电抗的串行谐振电路。
74.如任何前述条款所述的cmvc电路，其中，每个相应串联连接的电容器、电阻器和一次绕组进一步配置成在谐振频率下吸收电流。
75.一种消除电路中的共模电压的方法，包括：将一组耦合电感器的相应一次绕组的相应上游端与相应输入线通信上耦合，以从其中接收具有共模电压分量vcm的相应第一相电压；将每个相应一次绕组的下游端通信上耦合到接地；将所述一组耦合电感器的每个相应二次绕组的相应上游端与相应输入线通信上耦合，以从其中接收具有共模电压分量的相应第一相电压；将每个相应二次绕组的下游端与相应输出线通信上耦合，所述相应输出线与相应输入线串行；将相应电容器与相应一次绕组串行电耦合；经由所述一组耦合电感器的相应一次绕组在每个相应二次绕组上感应第二电压；以及把来自每个相应二次绕组下游端的相对于接地的第三电压与相应输出线串行耦合，其中第三电压包括第一电压和所感应第二电压之和。
76.如任何前述条款所述的方法，进一步包括定义对于所述一组耦合电感器的每个一次绕组的相对第一极性以及对于每个对应二次绕组的相对第二极性，其中第一极性和第二极性彼此相反。
77.如任何前述条款所述的方法，其中，每个相应一次绕组相对于相应二次绕组的匝数比基本上等于1:1。
78.如任何前述条款所述的方法，其中，跨所述一组耦合电感器的每个二次绕组的电压与共模电压分量异相。
79.如任何前述条款所述的方法，其中，每个相应一次绕组相对于相应二次绕组的匝数比基本上等于1:1，其中t大于1。
80.如任何前述条款所述的方法，其中，在所述一组耦合电感器的每个二次绕组的下游端处的相对于接地的电压包括与相应相电压的共模电压分量成比例的共模电压分量。
81.如任何前述条款所述的方法，其中，电路是包括多个电相的多相电路，并且所述一组耦合电感器包括至少n个耦合电感器，其中n等于多相电路中的电相的数量。
82.如任何前述条款所述的方法，进一步包括将相应电阻器与所述一组耦合电感器的每个一次绕组串行电耦合。
83.如任何前述条款所述的方法，其中，每个相应串联连接的电容器、电阻器和一次绕组定义在谐振频率下具有基本上零电抗的串行谐振电路。
84.如任何前述条款所述的方法，其中，每个相应串联连接的电容器、电阻器和一次绕组进一步配置成在谐振频率下吸收电流。
85.本书面描述使用包括最佳模式的示例来公开本公开的方面，并且还使本领域的技
术人员能够实施本公开的方面，包括制作和使用任何装置或系统，以及执行任何结合方法。本公开的可取得专利范围由权利要求来定义，并且可包括本领域的技术人员想到的其他示例。如果这类其他示例包括与权利要求书的文字语言完全相同的结构元件，或者如果它们包括具有与权利要求书的文字语言的非实质差异的等效结构元件，则它们意在处于权利要求书的范围之内。