具有线性过温保护电路的dc-dc转换器的制造方法
【技术领域】
[0001] 本发明涉及电子电路技术领域，尤其涉及一种具有线性过温保护电路的DC-DC转 换器。
【背景技术】
[0002] 图1示出了一种同步升压型DC-DC(DirectCurrent，直流电源）转换器结构，输 入信号VIN通过电感L连接至SW端，低端NMOS晶体管连接SW端与公共端GND之间；当该 低端NMOS晶体管导通时，对电感L进行充电。高端PMOS晶体管连接SW端与输出端VOUT 之间；当该高端PMOS晶体管导通时，对电感L进行放电。通过控制低端NMOS晶体管与高端 PMOS晶体管的开关动作完成对电感L进行充放电，从而输出一个稳定的直流电压信号。当 出现环境温度过高、电源短路、内部短路等异常情况时，这些高压功率输出电路的功耗急剧 增大，导致管芯温度过高，使芯片快速老化甚至永久性损坏。因此，在DC-DC转换器中需要 过温保护电路，对芯片进行保护。
[0003] 图2示出了现有技术中一种过温保护电路。该电路利用三极管结电压VBE的负温 度特性来检测芯片内部的温度变化。当芯片内部温度超过设定值时，该过温保护电路工作， 关断部分模块防止DC-DC转换器损坏。由于电流源II和电流源12为正温度系统的PTAT 电流源，电阻R3和电阻R4为零温电阻，通过比较负温度系数结电压VBE和正温度系数电流 产生的正温电压VA，输出具有施密特触发特性的OTP(OverTemperatureProtect,过温保 护）信号，再通过逻辑电路，控制功率管的导通或关断，从而达到保护芯片的目的。但是， 关断部分器件时，有可能使DC-DC转换器停止工作，另外频繁关断器件带来的噪声会影响 DC-DC转换器正常工作。
【发明内容】
[0004] 本发明的其中一个目的在于提供一种具有线性过温保护电路的DC-DC转换器，以 解决现有过温保护电路关断器件导致DC-DC转换器工作不正常或带来的噪声影响DC-DC转 换器工作的技术问题。
[0005] 为此目的，本发明提供了一种具有线性过温保护电路的DC-DC转换器，包括DC-DC 升压电路部分与反馈电路部分，其中，所述反馈电路部分包括：线性过温保护电路、钳位电 路、PWM信号产生电路、驱动电路和温度三极管；
[0006] 所述温度三极管，用于根据所采集的DC-DC转换器的温度生成结电压信号；
[0007] 所述线性过温保护电路，用于根据所述结电压信号与第一基准电压信号形成误差 放大信号；
[0008] 所述钳位电路，用于限制所述误差放大信号的最大值与最小值以使该误差放大信 号保持在固定电压范围，并形成温度调整信号；
[0009] 所述PWM信号产生电路，用于根据所述温度调整信号与斜坡信号形成PWM脉冲信 号；
[0010] 所述驱动电路，用于根据所述PWM脉冲信号生成驱动信号控制所述DC-DC升压电 路部分的输出功率。
[0011] 可选地，所述线性过温保护电路包括：线性跨导放大子电路、基准电压产生子电路 与误差放大子电路；其中，
[0012] 所述线性跨导放大子电路的正相输入端连接所述结电压信号，反相输入端连接第 一基准电压信号，输出信号端连接所述基准电压产生子电路的正相输入端，用于根据所述 结电压信号与所述第一基准电压信号形成与温度保持线性关系的温度偏差信号；
[0013] 所述基准电压产生子电路的反相输入端连接至输出信号端，并且该输出信号端连 接至所述误差放大器正相输入端，用于使所述温度偏差信号与该基准电压产生子电路的第 二基准电压信号保持相等；
[0014] 所述误差放大子电路的反相输入端连接分压反馈信号，正相输入端连接所述基准 电压产生子电路的输出信号端，输出信号端连接所述钳位电路的信号输入端，用于根据所 述分压反馈信号与所述基准电压产生子电路的输出信号端传输的第二基准电压信号生成 误差放大信号。
[0015] 可选地，所述线性跨导放大子电路包括：第一PMOS晶体管~第七PMOS晶体管、第 一NMOS晶体管~第四NMOS晶体管、第一电阻~第四电阻、第一电容和第一电流源；其中，
[0016] 第一PMOS晶体管栅极和漏极与第二PMOS晶体管栅极连接，源极连接电源，漏极连 接第一电流源；
[0017] 第二PMOS晶体管源极连接电源，漏极与第五PMOS晶体管源极连接；
[0018] 第五PMOS晶体管栅极连接第一基准电压信号，漏极与第一NMOS晶体管的栅极和 漏极连接；并且第五PMOS晶体管与第六PMOS晶体管共用衬底电压信号；
[0019] 第一NMOS晶体管栅极和漏极与第二NMOS晶体管栅极连接，源极连接公共端电 压；
[0020] 第三PMOS晶体管栅极与第一PMOS晶体管栅极连接，源极连接电源，漏极与第六 PMOS晶体管源极连接；
[0021] 第六PMOS晶体管栅极连接所述结电压信号，漏极分别与第二NMOS晶体管的漏极、 第三NMOS晶体管漏极和栅极连接；
[0022] 第二NMOS晶体管的源极连接公共端电压；
[0023] 第三NMOS晶体管栅极和漏极连接第四NMOS晶体管栅极，源极连接公共端电压；
[0024] 第四PMOS晶体管栅极与第一PMOS晶体管栅极连接，源极连接电源，漏极与第七 PMOS晶体管源极和衬底连接；
[0025] 第七PMOS晶体管栅极连接第一基准电压信号，漏极连接公共端电压
[0026] 第二电阻、第三电阻和第四电阻依次串联，并且第二电阻的一端连接第三基准电 压信号，第四电阻的一端连接公共端电压；
[0027] 第四NMOS晶体管漏极连接至第二电阻与第三电阻的公共点，源极连接公共端电 压；
[0028] 在第四电阻的两端并联所述第一电容；
[0029] 第一电阻分别连接第二PMOS晶体管源极与第五PMOS晶体管漏极的公共点、第三 PMOS晶体管源极与第六PMOS晶体管漏极的公共点。
[0030] 可选地，所述基准电压产生子电路包括：第八PMOS晶体管~第十五PMOS晶体管、 第五NM0S晶体管~第八NM0S晶体管、第一三极管~第二三级管、第二电容和第二电流源； 其中，
[0031] 第八PMOS晶体管栅极和漏极分别与第九PMOS晶体管栅极连接，源极与电源连接， 漏极与第二电流源连接；
[0032] 第九PMOS晶体管源极与电源连接，漏极分别与第十二PMOS晶体管、第十三PMOS 晶体管的源极连接；
[0033] 第十二PMOS晶体管栅极连接温度偏差信号，漏极与第五NM0S晶体管漏极和栅极 连接，并且衬底与第十三PMOS晶体管的衬底相连；
[0034] 第十三PMOS晶体管栅极连接第二基准信号，漏极与第六NM0S晶体管漏极连接；
[0035] 第五NM0S晶体管栅极和漏极与第六NM0S晶体管栅极连接，并且第五NM0S晶体 管、第六NM0S晶体管的源极连接公共端电压；
[0036] 第十PMOS晶体管栅极与第八PMOS晶体管栅极连接，源极连接电源，漏极与第一三 极管基极和集电极连接；
[0037] 第十四PMOS晶体管源极与第一三极管发射极连接，并且衬底与第一三极管基极 相连接，漏极连接公共端电压；
[0038] 第二三极管集电极连接电源，基极与第一三极管基极连接，发射极与第十五PMOS 晶体管源极连接；
[0039] 第十五PMOS晶体管栅极和漏极分别与第七NM0S晶体管漏极连接，并形成第二基 准电压信号，衬底与第二三极管的基极连接；
[0040] 第七NM0S晶体管栅极与第八NM0S晶体管栅极和漏极连接，源极连接公共端电 压；
[0041] 第十一PMOS晶体管栅极与第八PMOS晶体管栅极连接，源极与电源连接，漏极与第 八NM0S晶体管的漏极和栅极连接；
[0042] 第八NM0S晶体管栅极与第七NM0S晶体管栅极连接，源极连接公共端电压；
[0043] 第二电容一端连接公共端电压，另一端与第六NM0S晶体管的漏极连接。
[0044] 可选地，所述误差放大子电路包括：第十六PMOS晶体管~第二十一PMOS晶体管、 第九NM0S晶体管~第十七NM0S晶体管、第三电容~第四电容、第五电阻和第三电流源；其 中，
[0045] 第十六PMOS晶体管源极连接电源，栅极与漏极分别连接第十七PMOS晶体管栅极， 漏极连接第十二NM0S晶体管漏极；
[0046] 第十二NM0S晶体管栅极与第十一NM0S晶体管栅极和漏极连接，源极连接公共端 电压；
[0047] 第九NM0S晶体管栅极和漏极同时连接第三电流源；源极连接第^^一NM0S晶体管 漏极和栅极；
[0048] 第十一NM0S晶体管源极连接公共端电压；
[0049] 第十八PMOS晶体管源极连接电源，栅极与漏极同时连接第十NM0S晶体管漏极；
[0050] 第十NM0S晶体管栅极与第九NM0S晶体管栅极连接，源极与第十三NM0S晶体管的 漏极连接；
[0051] 第十三NMOS晶体管栅极与第十四NMOS晶体管栅极和漏极连接，源极与公共端电 压连接；
[0052] 第十七PM0S晶体管源极连接电源，栅极连接第十六PM0S晶体管栅极，漏极分别与 第二十PM0S晶体管、第二^^一PM0S晶体管源极连接；
[0053] 第二十PM0S晶体管栅极连接分压反馈信号，漏极分别连接第十四NMOS晶体管的 栅极与漏极；
[0054] 第十四NMOS晶体管的栅极与第十三NMOS晶体管栅极连接，源极连接公共端电 压；
[0055] 第二十一PM0S晶体管栅极连接第二基准电压信号，漏极与第十五NMOS晶体管栅 极和漏极连接；
[0056] 第十五NMOS晶体管栅极和漏极与第十六NMOS晶体管栅极连接，源极连接公共端 电压；
[0057