中、高压变频调速双cpu控制系统及其控制方法
【技术领域】
[0001]本发明涉及变频调速技术领域，具体涉及一种中、高压变频调速双CPU控制系统及其控制方法。
【背景技术】
[0002]目前，中、高压变频调速装置是利用功率单元串联，将多级低压功率单元串联起来实现高压输出。其中该方案输出电压谐波小，提高电机寿命和降低电磁干扰等。另外，在功率单元级联式的中、高压变频调速装置中，控制器用来完成电机控制策略、多电平脉冲宽度(PWM)算法，光纤串行通信、上位机通信、数字量/模拟量的输入输出处理等任务。控制器的实时性及处理能力极大的决定了整个系统电机控制的可靠性、稳定性。
[0003]现有技术中的控制器主要包括:主控单元和多个外围控制单元。其中，外围控制单元是具备一定逻辑处理能力的单元，例如:DSP、ARM、FPGA、CPLD等。每个外围控制单元负责一个功率单元的控制，所有的外围控制单元直接与主控制单元进行数据通信，主控单元发挥着总指挥的作用，即主控单元发送控制命令给各个外围控制单元，外围控制单元接收到主控单元的指令后通过光纤通信发送控制指令给各个功率单元。外围控制单元发送单元控制命令给各个功率单元，同时处理功率单元反馈过来的运行状态信息，再反馈给主控单元。
[0004]由于控制器只能串行的执行指令，对功率单元发PWM波控制的同步性差，因此，导致各个功率单元动作时间误差大，且控制性能不理想，成本高、可靠性低。
【发明内容】
[0005]针对现有技术中存在的缺陷，本发明的目的在于提供一种中、高压变频调速双CPU控制系统及其控制方法。
[0006]为达到以上目的，本发明采取的技术方案是:
[0007]一种中、高压变频调速双CPU控制系统，包括算法DSP主控芯片、逻辑DSP主控芯片、双口 RAM芯片、功率单元和FPGA主控芯片，
[0008]算法DSP主控芯片，其与所述FPGA主控芯片相连，其用于将电机的V/F或矢量控制的逆变调制波指令传送至所述FPGA主控芯片，并周期性地读取所述FPGA主控芯片内的封锁PWM波命令；
[0009]逻辑DSP主控芯片，其与所述FPGA主控芯片相连，其用于将电机的逻辑控制命令发给所述FPGA主控芯片，并周期性地读取所述FPGA主控芯片内的各个所述功率单元的运行状态信息；
[0010]双口 RAM芯片，其分别与所述算法DSP主控芯片、所述逻辑DSP主控芯片相连，用于所述算法DSP主控芯片与所述逻辑DSP主控芯片之间的数据通信；
[0011 ] FPGA主控芯片，其分别与所述算法DSP主控芯片、逻辑DSP主控芯片以及各个所述功率单元相连，将所述电机的V/F或矢量控制的逆变调制波指令与其内部设定的载波做比较，生成各个所述功率单元对应的PWM波，将所述电机的逻辑控制命令，与各个所述功率单元的故障信息进行综合逻辑判断产生封锁PWM波命令，用于所述电机的逻辑控制；
[0012]功率单元，其通过光纤接口连接所述FPGA主控芯片，其接收所述FPGA主控芯片输出的各个所述功率单元对应的PWM波，所述PWM波用于控制各个所述功率单元动作，实现电机的V/F或矢量控制，并将其运行状态信息发送给FPGA主控芯片。
[0013]在上述技术方案的基础上，所述FPGA主控芯片包括第一 SRAM模块、PWM波发生模块、第二 SRAM模块、单元信息处理模块、单元通信处理模块，
[0014]第一 SRAM模块，其与所述算法DSP主控芯片双向连接，用于接收所述算法DSP主控芯片发送的电机的V/F或矢量控制的逆变调制波指令，及向所述算法DSP主控芯片发送所述封锁波PWM命令；
[0015]PWM波发生模块，其输入端分别与所述第一 SRAM模块的输出端和所述单元信息处理模块的输出端相连，其输出端分别与所述第一 SRAM模块的输入端和所述单元通信处理模块的输入端相连，其接收所述第一 SRAM模块输出的所述电机的V/F或矢量控制的逆变调制波指令和所述单元信息处理模块输出的封锁PWM波命令，将所述逆变调制波与其内设定的载波进行比较，生成各个功率单元的PWM波，将所述PWM波输输出给所述单元通信处理模块；
[0016]第二 SRAM模块，其与所述逻辑DSP主控芯片双向连接，其接收所述逻辑DSP主控芯片发送的电机的逻辑控制命令，及向所述逻辑DSP主控芯片发送各个所述功率单元的运行状态信息；
[0017]单元信息处理模块，其输入端分别与所述单元通信处理模块的输出端和所述第二SRAM模块的输出端相连，其输出端分别与所述PWM波发生模块的输入端和所述第二 SRAM模块的输入端相连，用于接收所述单元通信处理模块转发的各个所述功率单元的运行状态信息，并向所述第二 SRAM模块转发运行状态信息，其根据各个所述功率单元的故障信息判断是否向所述PWM波发生模块发送封锁PWM波命令；
[0018]单元通信处理模块，其与各所述功率单元双向连接，其转发所述PWM波发生模块生成的各个所述功率单元对应的PWM波，其转发所述功率单元的运行状态信息至所述单元信息处理模块。
[0019]在上述技术方案的基础上，所述逻辑DSP主控芯片设有多组接线端口，所述接线端口分别连接HM1、上位机、用户控制10信号模块、模拟量输入输出模块和系统控制10信号模块。
[0020]在上述技术方案的基础上，所述算法DSP主控芯片内设有数据采集装置，所述数据采集装置用于采集变频调速装置的输入电压、输入电流、输出电压、输出电流和电机转速反馈信号。
[0021]在上述技术方案的基础上，一种中、高压变频调速双CPU控制系统的控制方法，
[0022]逻辑DSP主控芯片对电机的逻辑控制命令进行逻辑处理，将逻辑控制命令发送给所述算法DSP主控芯片和所述FPGA主控芯片；
[0023]算法DSP主控芯片将电机的V/F或矢量控制的逆变调制波指令发送给FPGA主控芯片；
[0024]FPGA主控芯片将所述逆变调制波与其内设定的载波作比较，生成各个所述功率单元的PWM波；
[0025]功率单元接收所述PWM波发送给的各个所述功率单元对应PWM波，进行电机的V/F或矢量控制。
[0026]在上述技术方案的基础上，所述FPGA主控芯片包括第一 SRAM模块、PWM波发生模块、第二 SRAM模块、单元信息处理模块、单元通信处理模块，
[0027]第一 SRAM模块，其与所述算法DSP主控芯片双向连接，用于接收所述算法DSP主控芯片发送的电机的V/F或矢量控制的逆变调制波指令，及向所述算法DSP主控芯片发送所述封锁波PWM命令；
[0028]PWM波发生模块，其输入端分别与所述第一 SRAM模块的输出端和所述单元信息处理模块的输出端相连，其输出端分别与所述第一 SRAM模块的输入端和所述单元通信处理模块的输入端相连，并且PWM波生成模块接收第一 SRAM模块输出的电机的V/F或矢量控制的逆变调制波指令和单元信息处理模块输出的封锁PWM波命令，将所述逆变调制波与其内设定的载波进行比较，生成各个功率单元的PWM波，将所述PWM波输出给所述单元通信处理丰吴块；
[0029]第二 SRAM模块，其与所述逻辑DSP主控芯片双向连接，其接收所述逻辑DSP主控芯片发送的电机的逻辑控制命令，及向所述逻辑DSP主控芯片发送各个所述功率单元的运行状态信息；
[0030]单元信息处理模块，其输入端分别与所述单元通信处理模块的输出端和所述第二SRAM模块的输出端相连，其输出端分别与所述PWM波发生模块的输入端和所述第二 SRAM模块的输入端相连，用于接收所述单元通信处理模块转发的各个所述功率单元的运行状态信息，并向所述第二 SRAM模块转发运行状态信息，其根据各个所述功率单元的故障信息判断是否向所述PWM波发生模块发送封锁PWM波命令；
[0031]单元通信处理模块，其与各所述功率单元双向连接，其转发所述PWM波发生模块生成的各个所述功率单元对应的PWM波，其转发所述功率单元的运行状态信息至所述单元信息处理模块。
[0032]在上述技术方案的基础上，所述FPGA主控芯片的控制方法如下，
[0033]所述第一 SRAM模块接收所述算法DSP主控芯片发送的电机的V/F或矢量控制的逆变调制波指令；并向所述算法DSP主控芯片发送封锁波PWM命令；
[0034]所述第二 SRAM模块其接收所述逻辑DSP主控芯片发送的电机的逻辑控制命令；并向所述逻辑DSP主控芯片发送各个所述功率单元的运行状态信息；
[0035]单元信息处理模块接收所述单元通信处理模块转发的各个所述功率单元的运行状态信息，并向所述第二 SRAM模块转发运行状态信息；其根据各个所述功率单元的故障信息判断是否向所述PWM波发生模块发送封锁PWM波命令；
[0036]所述PWM波发生模块内设有载波，其接收从所述第一 SRAM模块输出的逆变调制波，与其内设定的载波进行比较，生成各个功率单元的生成各个功率单元的PWM波；并向所述第一 SRAM模块发送封锁波PWM命令；
[0037]单元通信处理模块转发从所述PWM波发生模块发出的各个功率单元的PWM波，各个功率单元根据接收的PWM波，各个功率单元做相应动作处理；并转发所述功率单元的运行状态信息至所述单元信息处理模块。
[0038]与现有技术相比，本发明的优点在于:
[0039](1)本发明