流水线式ADC级间误差校准的制造方法与工艺

本发明涉及流水线式模拟-数字转换器或模数转换器(ADC)，更具体地，涉及流水线式ADC，其利用分裂ADC架构补偿每一级中的级间增益误差或数模转换器(DAC)增益误差。

背景技术：
流水线式ADC已被广泛应用于(例如)高性能数字通信系统，波形采集和仪器中。虽然最先进的流水线式ADC的速度已经超过了100MSPS，但是分辨率一般被由电路非理想因素(即电容失配和有限运算放大器(opamp)增益等等)导致的级间增益误差和/或DAC增益误差限制。所以，分辨率超过12位的大多数流水线式ADC通常需要某些线性增强技术。也存在一些架构，称为分裂ADC架构，其可用于执行背景校准，现转向图1，可看到使用分裂ADC架构的常规ADC100的示例。该ADC100一般包括通道或ADC102-1和102-2，加法器104-1和104-2以及除法器106。典型的，ADC102-1和102-2具有相同的基本结构，并且，在操作中，接收同一模拟输入信号AIN，以在大约相同的时间执行数据转换(分别产生数字输出信号DA和DB)。这些输出信号DA和DB之间的差值△D由加法器104-2(其作为减法器工作)产生，可被用于校准ADC102-1和102-2，同时所述输出信号DA和DB的平均值(由加法器104-1和除法器106产生)会对应于ADC100的数字输出。但是，当ADC102-1和102-2为流水线式ADC时，在补偿级间增益误差和/或DAC增益误差时有困难。所以，需要一种方法和/或仪器，其补偿流水线式ADC中的级间增益误差和/或DAC增益误差。常规电路的一些示例被描述在：Park等人在Proc.ISSCCDigestTechnicalPapers，130-131页，2001年2月的“A10-blOOMS/sCMOSpipelinedADCwith1.8Vpowersupply(具有1.8V供电的10-b100MS/sCMOS流水线式ADC)”；McNeill等人在IEEEDigestTechnicalPapers，卷40，2437-2445页，2005年10月的“SplitADCArchitectureforDeterministicDigitalBackgroundCalibrationofa16-bit1-MS/sADC(用于16位1-MS/sADC的确定性数字背景校准的分离ADC架构)”；Li等人的，“BackgroundcalibrationtechniquesformultistagepipelinedADCswithdigitalredundancy(用于带数字冗余的多级流水线式ADC的背景校准技术)”，IEEETrans.CircuitsSyst.II,AnalogDigit.SignalProcess.，卷50，9号，531-538页，2003年9月；美国专利6,081,215号，美国专利6,445,317号，美国专利6,452,518号，美国专利7,312,734号，以及美国公开号为2006/0176197的文献。

技术实现要素：
一个示例性实施例因此提供一种仪器。所述仪器包括多个流水线式模数转换器(ADC)，其中每个流水线式ADC适用于接收模拟输入信号，并且其中每个流水线式ADC具有可调整的传递函数，并且其中每个流水线式ADC包括补偿器，和耦合到每个流水线式ADC的调整电路，其中所述调整电路为每个流水线式ADC调整所述传递函数以基本消除估算模糊，并且其中所述调整电路估算级间误差，并调整每个流水线式ADC的补偿器以补偿所述级间误差，级间误差包括级间增益误差和数模转换器(DAC)增益误差中的至少一个。在一个示例性实施例中，每个流水线式ADC进一步包括：多个级，其以序列彼此耦合；以及后端子ADC，其耦合到所述序列的最后一级。在一个示例性实施例中，每个补偿器进一步包括：数字加法器，其耦合到其流水线式ADC的序列的每个级；以及数字乘法器，其耦合到所述后端子ADC和所述数字加法器之间，并且其耦合到所述调整电路，其中所述调整电路为所述数字乘法器调整增益以补偿所述级间误差。在一个示例性实施例中，每个流水线式ADC的每个级进一步包括：输入终端；子ADC，其耦合到所述输入终端；DAC，其耦合到所述子ADC；减法器，其耦合到输入终端和所述DAC；以及残差放大器(residueamplifier)，其耦合到所述减法器。在一个示例性实施例中，每个子ADC进一步包括多个补偿器，其适于被移位，以调整其流水线式ADC的传递函数。在一个示例性实施例中，所述调整电路将至少一个所述流水线式ADC的第一级的子ADC移位最低有效位(LSB)的1/4。在一个示例性实施例中，流水线式ADC的每一级进一步包括模拟乘法器，其耦合到所述输入终端和所述子ADC之间，其中所述模拟乘法器的增益被所述调整电路调整。在一个示例性实施例中，提供校准ADC的方法，该ADC具有第一流水线式ADC和第二流水线式ADC被。所述方法包括将第一流水线式ADC的第一级的第一子ADC的第一组比较器移位第一数量，以调整所述第一流水线式ADC的第一传递函数；将第二流水线式ADC的第一级的第一子ADC的第二组比较器移位第二数量，以调整所述第二流水线式ADC的第二传递函数；一旦第一组比较器和第二组比较器已经被移位，就为ADC估算级间误差，其中所述级间误差包括级间增益误差和DAC增益误差中的至少一个；以及调整第一流水线式ADC的第一补偿器和第二流水线式ADC的第二补偿器，以补偿所述级间误差。在一个示例性实施例中，调整步骤进一步包括：调整所述第一流水线式ADC的第一数字乘法器的第一增益；将来自第一流水线式ADC的第一后端子ADC的数字输出与所述第一增益相乘；将所述第二流水线式ADC的每一级的数字输出和所述第一数字乘法器的数字输出加在一起；调整第二流水线式ADC的第二数字乘法器的第二增益；将来自第二流水线式ADC的第二后端子ADC的数字输出乘以所述第二增益；以及将所述第二流水线式ADC的每一级的数字输出和所述第二数字乘法器的数字输出相加。在一个示例性实施例中，所述方法进一步包括：估算所述第一和第二流水线式ADC之间的增益失配；估算所述第一和第二流水线式ADC之间的偏移失配；以及补偿所述增益失配和偏移失配。在一个示例性实施例中，所述第一和第二数量为最低有效位(LSB)的1/4。在一个示例性实施例中，一种仪器被提供。所述仪器包括第一流水线式ADC，其具有第一传递函数并且具有：第一跟踪保持(T/H)电路，其适用于接收模拟输入信号；第一组级，其以第一序列彼此耦合，其中所述第一序列的第一级耦合到所述第一跟踪保持电路，并且其中至少一个来自所述第一组级的所述级是可调整的，以调整第一传递函数；第一后端子ADC，其耦合到所述第一序列的最后一级；以及第一补偿器，其耦合到第一组级的每一级和所述第一后端子ADC；第二流水线式ADC，其具有第二传递函数并且具有：第二跟踪保持电路(T/H)，其适用于接收模拟输入信号；第二组级，其以第二序列彼此耦合，其中所述第二序列的第一级耦合到所述第二跟踪保持电路，并且其中至少一个来自所述第二组级的所述级是可调整的，以调整第二传递函数；第二后端子ADC，其耦合到所述第二序列的最后一级；以及第二补偿器，其耦合到第二组级的每一级和所述第二后端子ADC；以及调整电路，其耦合到所述第一和第二流水线式ADC以调整所述第一和第二传递函数并且耦合到第一和第二补偿器，其中所述调整电路估算级间误差，并调整所述第一和第二补偿器以补偿所述级间误差，所述级间误差包括级间增益误差和DAC增益误差中的至少一个。在一个示例性实施例中，所述第一补偿器进一步包括第一数字加法器，其耦合到所述第一组级的每一级；以及第一数字乘法器，其耦合到所述第一后端子ADC和所述第一数字加法器之间并且耦合到所述调整电路。在一个示例性实施例中，所述第二补偿器进一步包括：第二数字加法器，其耦合到所述第二组级的每一级；以及第一数字乘法器，其耦合到所述第二后端子ADC和所述第二数字加法器之间并且耦合到所述调整电路。在一个示例性实施例中，来自所述第一和第二组级的每一级进一步包括：输入终端；子ADC，其耦合到所述输入终端；DAC，其耦合到所述子ADC；减法器，其耦合到输入终端和所述DAC；以及残差放大器，其耦合到所述减法器。在一个示例性实施例中，每个子ADC进一步包括闪速ADC，其具有多个比较器，其中每个比较器适于被移位。在一个示例性实施例中，所述调整电路将至少一个所述流水线式ADC的所述第一级的所述子ADC移位最低有效位(LSB)的1/4。根据示例性实施例，所述仪器进一步包括输出电路，其耦合到所述第一和第二数字加法器。在一个示例性实施例中，所述第一流水线式ADC进一步包括第一失配补偿器，其耦合到所述第一跟...