时间数字转换器和时间间隔测量方法与流程

技术特征：
1.一种时间数字转换器，其特征在于，包括：第一脉冲整形器，用于接收开始脉冲和结束脉冲，对所述开始脉冲进行转换以输出第一脉冲，对所述结束脉冲进行转换以输出第二脉冲，其中，所述第一脉冲和所述第二脉冲的脉冲宽度相等；环形差分链，用于记录所述第一脉冲以及所述第二脉冲匹配时，所述第一脉冲以及所述第二脉冲在所述环形差分链中的环内位置，所述环形差分链具有第一延迟环和第二延迟环，所述第一延迟环用于传输所述第一脉冲，所述第二延迟环用于传输所述第二脉冲，其中，所述第一延迟环的延迟时间不同于所述第二延迟环的延迟时间；计数器，用于对所述第一脉冲在所述第一延迟环内的传输圈数计数，得到第一计数值，并对所述第二脉冲在所述第二延迟环内的传输圈数计数，得到第二计数值；寄存器，用于当所述第一脉冲以及所述第二脉冲匹配时，存储所述第二计数值、所述第一计数值和所述第一脉冲以及所述第二脉冲匹配时在所述环形差分链中的环内位置，以计算所述开始脉冲和所述结束脉冲之间的时间间隔；其中，按照公式T＝Tp×(C×n+X)或T＝Tp×(Cq×n+X+Cd×Nr)计算所述开始脉冲和所述结束脉冲之间的时间间隔，其中，Tp为所述第一延迟环和所述第二延迟环之间的分辨率，C为所述第二计数值或所述第一计数值，n为所述第一延迟环的缓冲器的个数，X为环内位置，Cq为所述第二计数值，Cd为所述第一计数值与所述第二计数值之差，Nr为所述第二延迟环的延迟时间与分辨率的比值，T为时间间隔。2.根据权利要求1所述的时间数字转换器，其特征在于，还包括：使能单元，其输入端与所述计数器连接，用于为所述环形差分链提供使能信号。3.根据权利要求2所述的时间数字转换器，其特征在于，所述第一延迟环具有编号为D1至Dn的n个缓冲器，缓冲器Di的输出端与缓冲器Di+1的输入端相连接，缓冲器Dn的输出端与缓冲器D1的输入端相连接，所述缓冲器D1的输入端还用于接收所述第一脉冲，所述第二延迟环具有编号为B1至Bn的n个缓冲器，缓冲器Bi的输出端与缓冲器Bi+1的输入端相连接，缓冲器Bn的输出端与缓冲器B1的输入端相连接，所述缓冲器B1的输入端还用于接收所述第二脉冲，i＝1至n-1，n为2以上的自然数，所述环形差分链还包括：编号为A1至An的n个第一逻辑单元，均用于对接收到的信号进行逻辑与运算，其中，第一逻辑单元A1至第一逻辑单元An的第一输入端均与所述使能单元的输出端相连接，第一逻辑单元Aj的第二输入端与缓冲器Dj的输出端相连接，所述第一逻辑单元Aj的第三输入端与缓冲器Bj的输出端相连接，j＝1至n；编号为RS1至RSn的n个触发器，其中，触发器RSj的置位端与所述第一逻辑单元Aj的输出端相连接，触发器RS1至触发器RSn的输出端均与编码器相连接，所述编码器用于对所述环内位置进行编码，得到编码值后，将所述编码值发送至所述寄存器。4.根据权利要求3所述的时间数字转换器，其特征在于，所述环形差分链还包括：编号为E1至En的n个缓冲器，缓冲器Ei的输出端与缓冲器Ei+1的输入端相连接，缓冲器E1的输入端与所述使能单元的输出端相连接，所述第一逻辑单元Aj的第一输入端连接至缓冲器Ej的输出端。5.根据权利要求3所述的时间数字转换器，其特征在于，所述时间数字转换器还包括：第二脉冲整形器，输入端与所述缓冲器Dn的输出端和所述缓冲器Bn的输出端均相连接，输出端与所述缓冲器D1的输入端和所述缓冲器B1的输入端均相连接。6.根据权利要求5所述的时间数字转换器，其特征在于，所述时间数字转换器还包括：第二逻辑单元，输入端与所述第一脉冲整形器和所述第二脉冲整形器均相连接，用于选择将所述第一脉冲整形器输出的所述第一脉冲和所述第二脉冲输送至所述环形差分链，或将在所述环形差分链中传输的所述第一脉冲和所述第二脉冲再次输送至所述环形差分链；以及第三逻辑单元，输入端与所述第二逻辑单元的输出端相连接，输出端与所述缓冲器D1的输入端和所述缓冲器B1的输入端均相连接，用于选择输送复位信号至所述环形差分链，或输送所述第一脉冲和所述第二脉冲至所述环形差分链。7.根据权利要求6所述的时间数字转换器，其特征在于，所述第二逻辑单元包括：第一或门，所述第一或门的第一输入端连接至所述第一脉冲整形器的第一输出端，所述第一或门的第二输入端连接至所述第二脉冲整形器的第一输出端；以及第二或门，所述第二或门的第一输入端连接至所述第一脉冲整形器的第二输出端，所述第二或门的第二输入端连接至所述第二脉冲整形器的第二输出端，所述第三逻辑单元包括：第一与门，所述第一与门的第一输入端连接至所述第一或门的输出端，所述第一与门的第二输入端用于接收清零信号；以及第二与门，所述第二与门的第一输入端连接至所述第二或门的输出端，所述第二与门的第二输入端用于接收所述清零信号。8.根据权利要求3所述的时间数字转换器，其特征在于，所述使能单元包括：逻辑模块，与所述计数器相连接，用于在所述第二计数值与所述第一计数值相等时输出逻辑1；触发器模块，所述触发器模块的置位端与所述逻辑模块的输出端相连接；以及多路选择器，所述多路选择器的第一输入端与所述触发器模块的输出端相连接，所述多路选择器的第二输入端用于接收逻辑1，所述多路选择器的输出端连接至所述n个第一逻辑单元的第一输入端。9.一种时间间隔测量方法，其特征在于，应用于时间数字转换器，所述时间数字转换器包括第一延迟环以及第二延迟环，所述第一延迟环的延迟时间不同于所述第二延迟环的延迟时间，所述时间间隔测量方法包括：接收开始脉冲以及结束脉冲；对所述开始脉冲和所述结束脉冲分别进行转换，对应得到第一脉冲和第二脉冲，其中，所述第一脉冲和所述第二脉冲的脉冲宽度相等；输送所述第一脉冲至所述第一延迟环，并输送所述第二脉冲至所述第二延迟环；对所述第一脉冲在所述第一延迟环内的传输圈数进行计数，得到第一计数值，并对所述第二脉冲在所述第二延迟环内的传输圈数进行计数，得到第二计数值；获取所述第一脉冲和所述第二脉冲匹配时的所述第一脉冲以及所述第二脉冲在所述环形差分链的环内位置、所述第一脉冲在所述第一延迟环中的传输圈数以及所述第二脉冲在所述第二延迟环中的传输圈数；根据第二计数值、第一计数值和所述环内位置计算所述开始脉冲和所述结束脉冲之间的时间间隔，其中，所述第一计数值为所述第一脉冲在所述第一延迟环中的传输圈数，所述第二计数值为所述第二脉冲在所述第二延迟环中的传输圈数；其中，所述第一延迟环和所述第二延迟环均包括n个缓冲器，根据所述第二计数值、所述第一计数值和所述环内位置计算所述开始脉冲和所述结束脉冲之间的时间间隔包括：按照公式T＝Tp×(C×n+X)计算所述开始脉冲和所述结束脉冲之间的时间间隔，其中，Tp为所述第一延迟环和所述第二延迟环之间的分辨率，C为所述第二计数值或所述第一计数值，X为所述环内位置，T为所述时间间隔；或，计算所述第一计数值与所述第二计数值之差；以及按照公式T＝Tp×(Cq×n+X+Cd×Nr)计算所述开始脉冲和所述结束脉冲之间的时间间隔，其中，Tp为所述第一延迟环和所述第二延迟环之间的分辨率，Cq为所述第二计数值，Cd为所述第一计数值与所述第二计数值之差，X为所述环内位置，Nr为所述第二延迟环的延迟时间与所述分辨率的比值，T为所述时间间隔。10.根据权利要求9所述的时间间隔测量方法，其特征在于，在得到所述第二计数值和所述第一计数值之后，并且在获取所述第一脉冲和所述第二脉冲匹配时的环内位置之前，所述时间间隔测量方法还包括：判断所述第二计数值和所述第一计数值是否相等，若判断出所述第二计数值和所述第一计数值相等，则确定所述第一脉冲与所述第二脉冲匹配。11.根据权利要求9所述的时间间隔测量方法，其特征在于，在接收开始脉冲以及结束脉冲之前，所述时间间隔测量方法还包括：校准所述时间数字转换器，得到所述第一延迟环和所述第二延迟环之间的分辨率Tp和所述第二延迟环的延迟时间与所述分辨率的比值Nr。12.根据权利要求11所述的时间间隔测量方法，其特征在于，校准所述时间数字转换器，得到所述第一延迟环和所述第二延迟环之间的分辨率Tp包括：将参考时钟的两个连续上升沿对应输送至所述第一延迟环和所述第二延迟环；检测所述参考时钟的两个连续上升沿之间的时间间隔；以及按照公式计算所述第一延迟环和所述第二延迟环之间的分辨率Tp，其中，Tc为所述参考时钟的周期，T测为检测到的所述参考时钟的两个连续上升沿之间的时间间隔。13.根据权利要求11所述的时间间隔测量方法，其特征在于，所述第一延迟环和所述第二延迟环均包括n个缓冲器，校准所述时间数字转换器，得到所述第二延迟环的延迟时间与所述分辨率的比值Nr包括：将参考时钟的两个连续上升沿对应输送至所述第一延迟环和所述第二延迟环；至少连续两次记录两个连续上升沿匹配时的环内位置和所述第一延迟环内传输的脉冲的传输圈数；以及按照公式计算所述第二延迟环的延迟时间与所述分辨率的比值Nr，其中，Ci′2和Ci′1为相邻两次记录的所述第一延迟环内传输的脉冲的传输圈数，Xi′2和Xi′1为相邻两次记录的两个连续上升沿匹配时的所述环内位置，N为记录次数。